Cypres 推出新型时钟发生器
出处:哇哂 发布于:2007-04-28 10:36:55
赛普拉斯半导体公司(Cypress)日前宣布推出一款时钟发生器,该器件专为Rambus公司的XDR™(超高速数据速率)存储器系统和FlexIOTM处理器总线接口提供高性能时钟信号,并支持采用新型“Cell 处理器”架构的相关应用。
由IBM、Sony和Toshiba联合开发的Cell处理器针对当前媒体内容丰富的宽带环境(如游戏机、消费类电子产品和计算系统)所需的实时计算进行了精心优化。该处理器在单芯片上集成了9个处理器,并采用专门设计的速率为300gps的总线将这些处理器连接起来并集成到单个器件中。Rambus XDR存储器接口和FlexIO处理器总线接口共占用了90%的Cell处理器信号引脚,实现了前所未有的处理器I/O带宽,其速率达到100gps。
赛普拉斯XDR时钟发生器(XCG)利用100 MHz或133 MHz的参考输入时钟可提供四个可编程差动输出,从而实现6.4 GB/sec的XDR存储器系统和高达8.0 GHz的FlexIO处理器总线。XCG还可支持扩频调制,因此能显著够降低时钟分布网络产生的EMI。
赛普拉斯通用时钟业务部的产品市场营销经理Mehdi Behnami指出:“Cypress XCG的推出进一步丰富了我们消费类时钟产品系列,是一款非常高性能的时钟发生器,能够满足新一代数字娱乐系统的各种要求。该产品使我们及主要客户顺利进入高性能、高销量应用市场。”
Rambus公司负责工程设计的副总裁David Nguyen指出:“与Cypress这样的业界厂商合作,共同向市场推出时钟发生器有助于为我们的XDR存储器解决方案构建高容量产品架构。XDR时钟发生器是XDR和FlexIO实施所需的关键组件,提供了、高速应用所需的高性能时钟信号。”
赛普拉斯推出的新型XCG (CY24271ZXC)具有下列特性与功能:
25 ps的典型周期对周期抖动;
20 MHz偏移时-135 dBc/Hz的典型相噪声;
100或133 MHz的差动时钟输入;
300至800 MHz的高速时钟支持;
四个(开漏)差动输出驱动器;
支持各种倍频器:3、4、5、6、8、9/2、15/2 和 15/4 ;
2.5V的电压工作。
采用28引脚TSSOP封装的CY24271ZXC XCG现已供货。批量为 1000 件时,单价不足 2.50美元。
下一篇:TI千兆高性能 LAN 开关
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- SQL核心知识点总结2025/8/11 16:51:36
- 等电位端子箱是什么_等电位端子箱的作用2025/8/1 11:36:41
- 基于PID控制和重复控制的复合控制策略2025/7/29 16:58:24
- 什么是树莓派?一文快速了解树莓派基础知识2025/6/18 16:30:52
- 什么是有机液分析与有机液知识介绍2025/6/7 16:31:44