摘 要: 随着嵌入式技术的日益成熟，应用嵌入式技术进行管理的越来越多。在商场税控系统中，现有的嵌入式税控设备与终端是一对一的连接，税控系统的采购成本较高。本文针对该不足，提出了多终端连接一个嵌入式税控设备的几种可实现架构，并用 FPGA终实现该嵌入式税务控制器的硬件架构设计。

　　0引言

　　对商家进行税控监督利国利民，但如何实施是需要认真考虑的。在我们现有的商业环境比如大型商场或超市中，收银所用为 POS机，为配合国家的税控要求，商场为每台 POS机配备了嵌入式税务控制器，此项技术，已由国家税务部门及相关单位，在部分省市开始试点。

　　对于该技术架构，有其不足之处：为每个终端（POS机）都配备一个嵌入式税务控制器，对于商家是一笔不小的开销，经营成本的增加，意味着市场竞争的压力增大，商家对此有疑虑是必然的。因此，研究在保证国家税控安全基础上的多对一嵌入式税务控制器，尽可能减少商家此向方面的开支，无论对国家还是对商家，将是共赢，有着长远的战略意义。

　　1无线多对一嵌入式税务控制器架构

　　无线嵌入式税务控制器是人们容易想到的多对一架构实现方式，其架构如图一所示，它包括三个模块，一个模块用于无线接收多个终端传来的数据；一个模块是税控处理芯片，里面包括可信验证及税控流程处理程序，再一个模块就是嵌入式设备模块，也即常规的嵌入式硬件。

　　该种控制器与终端采用无线连接，结构简单，不足之处：一是无线网络的速度较慢，运行效率较低；二是无线接入的稳定性不是很好，难以保证数据不出现传输错误 ；

　　2有线多对一嵌入式税务控制器架构

　　有线多对一嵌入式税务控制器通过网络介质与终端进行连接，以提高从终端到嵌入式税务控制器的数据传输速度和准确性。同时，为减少税务控制器的体积，我们可以把有线多对一嵌入式税务控制器做成类似于网络集线器的形式，每个端口接一个终端，形式如图二所示。不妨我们称图二的有线多对一嵌入式税务控制器为集线嵌入式税务控制器，它的功能要比集线器复杂许多，它不仅接收数据包，还要运行有关税务控制软件程序来进行税控流程处理。

　　有线多对一嵌入式控制器

　　3多对一嵌入式税务控制器的功能及数据处理流程

　　3.1 一般嵌入式税务控制器的功能： 在大型超市或卖场，顾客在购买商品时，需到收银台交款，对于某个具体终端，顾客购买的商品被一笔笔地录入到计算机中并通过线路传给嵌入式税务控制器，嵌入式税务控制器在收到该顾客的全部所购商品数据后进行总金额计算、生成流水号、为该数据附加税控码、查询税控数据库获得相关税种税目、计算税后总金额并将数据传给收款机进行打印等。

　　3.2 多对一嵌入式税务控制器的数据处理流程：

　　对于多对一嵌入式税务控制器，由于它要同时处理多个终端的数据，因此，它必须轮循每个终端中每个顾客每笔商品的数据输入。同时，为使某个终端一旦已将顾客所购商品全部录入后，能尽快打印小票给顾客，我们在控制器中运行多线程程序以保证数据处理的时效性。控制器共运行4个线程：线程1：轮循接收每个终端（收款机）的数据，将每个收款机的每笔数据排队到相应队列；线程2：将已完成数据录入（收款）的队列号登记到有关表中； 线程3：将已完成数据录入（收款）的队列进行计算；将计算结果写入数据库； 线程4、将已完成数据累加（求和）的顾客数据由嵌入式设备附加税控码及其它税控数据后，返回对应终端进行打印。

　　4 多对一嵌入式税务控制器的实现方案

　　对于单处理器的多对一嵌入式税务控制器而言，无论是有线连接还是无线连接，都存在嵌入式设备的处理能力有限这一瓶径问题，当终端较多时，瓶径矛盾会更加突出，甚至有可能出现控制器因“不堪重负”而“*”的局面。为此，我们提出了 3个解决该问题的办法

　　4.1 通过增加单处理器嵌入式税务控制器的数量实现“多对一”：     该办法是通过减少终端与嵌入式税务控制器的连接数量来实现商场税控的“多对一”，比如商场有 20台 POS机，我们就用 4-5个嵌入式税务控制器而不是一个来连接这些终端。这样，在收款机（终端）数量一定的情况下，单个嵌入式税务控制器连接的终端数减少，从而降低了负载计算量。但这样做存在两个问题：一是没有从根本上解决商家所关心的限度降低采购成本问题；二是由于嵌入式税务控制器的增加，每月在为税务局进行嵌入式税务控制器上的数据汇总及常规维护等方面都增加了不少负担；

　　4.2 利用并行计算分担嵌入式税务控制器上的任务载荷来实现“多对一”：

　　该办法是通过将一部分单处理器嵌入式税务控制器上的数据处理转移到与之能进行并行计算的 PC机上，嵌入式税务控制器与终端的连接数量会明显增加，从而提高多对一的实际效益。其多对一数据处理架构如图三所示：

　　此时，在该嵌入式税务控制器上的处理流程变动如下： 线程1、2与前相同； 线程3、嵌入式税务控制器执行MPI_PROC_NULL（空进程），PC机作为 slave执行嵌入式税

　　务控制器的计算任务：对某个已完成数据输入的队列计算金额总和及将该结果写入数据库服务器中； 线程4、嵌入式税务控制器负责收集 PC机的计算结果信息，对 PC机的计算结果附加税控码，通知对应终端打印带有税控码的小票。 此办法的优点是架构设计简单，缺点是需对税控软件增加并行计算，编程及维护难度增加。

　　4.3 使用双处理器嵌入式税务控制器实现“多对一”：

　　该方法不需在软件设计上增加并行计算，原有的税控软件可直接移植到嵌入式税务控制器中即可使用。该嵌入式税务控制器采用双处理器，共享内存，其它如嵌入式的IO、网卡、税控芯片及闪存 flash的连接与单处理器相同。此时控制器的算法依然采用多线程技术，只是由于现在增加了处理器的数量，线程的调度、运行效率将大大提高。

　　5 多对一嵌入式税务控制器的硬件设计实现：

　　我们采用 FPGA技术进行多对一嵌入式税务控制器设计。

　　FPGA（Field Programmable Gate Array，即现场可编程门阵列），可提供高性能的数据和控制处理功能，具有规模大、可重复编程、开发投资小等优点，在现代电子产品中应用得越来越广。因此，利用 FPGA技术实现多对一嵌入式税务控制器是较好的设计方案。

　　在本文，使用Xilinx 的 VirtexO-4 FX进行设计，VirtexO-4 FX内建 PowerPC双处理器，能对数据进行高速并行处理，效能提升很大。VirtexO-4 FX FPGA包含高性能的可编程架构、嵌入式 PowerPC处理器和 3.125Gbps收发器，从而成为嵌入式税务控制器的理想选择。实现方案如图四所示。

　　6 结束语

　　采用多对一嵌入式税务控制器是降低商家税控系统采购成本，进而顺利推进商业税控自动化的非常重要的技术环节。在本文，分析了无线、有线两种连接嵌入式税务控制器的组成形式，提出了用并行架构及双处理器来实现多对一嵌入式税务控制器的设计思想，提出了多对一嵌入式税务控制器硬件实现的基本方法，即 FPGA方法。用并行架构和采用集线嵌入式税务控制器及多线程技术实现多对一是本文的创新点，它为更好地提高现有嵌入式税务控制器的处理效率、减少商场采购压力、和在现有条件下实现更先进的税务控制等方面提供了更深层次的设计思路和解决办法。