前言

　　数字信号处理（Digital Signal Processing，简称DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。德州仪器、Freescale等半导体厂商在这一领域拥有很强的实力。

　　在多DSP系统中，互连技术连接DSP、接口及其他处理器，一起构成系统的静态体系结构，是数据传输的中间介质的总和。互连技术传输代表计算任务、结果或状态控制信息的数据流，使接口与DSP中的算法模块通过数据流动态地连接起来，整合成分工协作的有机整体。

　　已经有一些对多DSP并行系统互连技，但还不够全面而且没有反映高性能DSP互连技术的进展。因此，本文以世界主流公司的典型高性能DSP产品为例，全面总结概括高性能DSP的互连接口技术及其发展，对其互连特性进行总结和归纳分类，在此基础上全面总结给出并行信号处理系统中多DSP互连设计的总体设计考虑和实际经验。

　　高性能DSP互连接口技术及其发展

　　DSP芯片，也称数字信号处理器， 是一种具有特殊结构的微处理器。DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快速的实现各种数字信号处理算法。

　　多DSP系统的互连以DSP自身接口为基础，下面以TI、ADI和Freescale三家公司的高性能DSP为例系统概括现有的DSP互连接口，见表1。

　　现有DSP的互连接口在物理层和传输控制上的特性是选择使用互连技术的基础，表2是对表1中所有的DSP互连接口的互连特性的总结。

　　目前有一些新型的DSP本身提供了一个对外的PCI接口，如TMS320C6205、C6415、C6416,这个PCI接口和HPI接口复用。当采用这些DSP构成互连系统时，可直接通过PCI总线把多个带有PCI接口的DSP和带有PCI接口的主处理器互连起来，主处理器通过PCI总线控制各个DSP,各个DSP之间、DSP和主处理器之间可通过PCI总线传输数据。

　　可以看出，在越来越高的传输速率需求的推动下，高性能DSP互连接口在物理层技术的主要发展趋势是：从高电压摆幅→低电压摆幅，从单端信号→差分信号；从并行总线→串行信号线；从收发异步→收发外同步→源同步→串行码流中嵌入时钟的串行器/解串行器（SerDes）；从半双工→全双工；从多点分时共享总线→点-点的专用互连；终使接口传输速率从几十Mbps发展到目前的10Gbps。

　　物理层技术的发展推动着高性能DSP的主要互连技术从多点并行总线转向高速串行直连和分组传输交换。例如TI在2008年10月发布的3核DSP TMS320C6474、Freescale在2008年11月发布的6核DSP MSC8156，都已经取消传统意义上的数据、地址和控制三总线接口而代之以sRIO、GE之类的标准分组交换网络接口以及AIF这样的高速直连接口。

　　根据传输特性对互连技术的分类

　　互连的目的满足接口及算法链路的数据传输需要，因此互连特性往往与传输特性紧密相关。各种互连技术虽各有不同，但可以根据互连与传输的共性进行统一分类，有助于理解并选择合适的互连技术。表3是根据互连与传输的特性对现有主要DSP互连技术的分类总结。图1~图4是对典型互连技术实例的图示。

　　对表3补充说明如下：多点总线为多DSP共享并分时占用，不能多数据流并发传输。多点主从总线可能有主总线的桥接转换，例如PCI-HPI的PCI2040（TI）、PCI-Local总线的PCI9054（PLX）。高端FPGA由于其丰富的接口、对几乎所有互连标准的有效支持、使用的灵活性和高性能的计算处理能力，也会在多DSP的互连中发挥重要作用。

　　在2003年RapidIO成为ISO/IEC 18372标准之前，还没有规范的多DSP互连网络标准，各厂商推出了多种非标准DSP互连网络、接口和交换芯片，例如：Solano（Spectrum Signal）、StarFabric（StarGen）、FPDP/sFPDP（ICS/VITA）、RaceWay（Mercury）、SKYChannel（SKY Computer）。RapidIO是在这些技术的基础上发展起来的，特别针对高性能DSP或嵌入式系统互连优化，其产业链已经基本成熟，并开始逐步取代这些非标准互连技术。总线是当总线空闲（其他器件都以高阻态形式连接在总线上）且一个器件要与目的器件通信时，发起通信的器件驱动总线，发出地址和数据。其他以高阻态形式连接在总线上的器件如果收到（或能够收到）与自己相符的地址信息后，即接收总线上的数据。发送器件完成通信，将总线让出（输出变为高阻态）。

       图1 典型直接互连：链式、星型、阵列

                                   图2 典型多点总线直接互连：对等总线、主从总线

　　　　图3 典型非网络间接互连：存储器中介（双口、FIFO、共享）、FPGA

　　总结高性能DSP间的数据传输及控制，可以看出，其主要发展趋势是：从DSP间的直接互连传输→通过中介DSP的间接传输→通过分组交换互连网络的间接传输；源DSP和目的DSP的关系从主从关系→对等关系；从DSP软件主动参与传输控制→硬件独立自主控制传输过程，例如sRIO由硬件完成检错和重传；从专有互连传输技术→标准互连传输技术。

　　图4 交换网络互连：直接接入及需要适配器接口转换

　　系统级设计考虑

　　构建多DSP并行DSP系统时，需要决策解决的系统级问题有：为主数据路径选用哪些互连技术与整体拓扑？统一互连还是混合互连技术？直接还是间接互连？如何处理控制、程序配置、管理等的传输需求？是否需要区分数据平面、控制/配置平面、管理平面？在控制/配置/管理平面内，又应采用何种互连技术与互连拓扑？

　　如何选择合适的互连技术，设计合理的互连体系结构，应当根据数字信号处理算法及其在各DSP上的分解、解耦与适配结果，考虑数据传递链路在速率、延迟、并发数等方面的性能需求，针对已有DSP接口的互连与传输特性，满足系统在控制、配置和管理方面的数据传递需要，满构建使用灵活性与可扩展性等使用特性上的需要。在工程中设计实际并行处理系统时，一般需要混合使用多种互连传输技术与互连拓扑架构。

　　经验总结

　　在信号处理平面：当多DSP间整体流量不大或需要共享内存且器件支持时，可以使用对等并行总线；当处理过程需要主处理器参与转移、分配、汇聚或控制时，可以选用主从并行总线；如果DSP不具有网络接口或网络为非标准，则需要桥接器件。语音、定时特性明显的中小数据量传输可以采用McASP、TDM、McBSP等同步串行总线；对网络数据可以采用FE、GE的标准网络。

　　在配置、控制和管理数据平面，对低速数据可以采用串行总线如UART、I2C、CAN、UART扩展的RS485等；对于高速传输可以采用主从并行总线如PCI、HPI、DSI、UTOPIA等，或采用FE/GE、PCIe、sRIO等网络互连技术；如果需要通过外部以太网管理系统内部则需要使用FE、GE等通用网络技术。

　　对于系统的整体互连拓扑，当整体算法链路固定且主要为顺序传递或逐级分解/汇聚或DSP数量较少时，可以采用两DSP间点—点直接互连组成的链/环式、树/星型、二/三维规则拓扑、Mesh等拓扑结构；当需要中、低性能的多DSP间相互传输，可以采用多点总线、FPGA星型、FE/GE的星型网络拓扑；当需要较多DSP间的高性能互连、算法灵活或需要性能与规模的线性扩展时，可以使用FPGA或分组交换网络形成的星型拓扑。

　　结语

　　现代高性能多DSP并行DSP系统一般将采用分平面的混合互连与传输技术。高性能多DSP的互连和数据传输将主要是基于低压差分SerDes的全双工互连和分组数据传输。当DSP数量较少时系统级互连将以DSP间的直接互连为主，当DSP数量较多时将以交换机及交换网络为中心。多DSP互连的整体发展趋势是从局部的差异化互连→全局统一的网络互连；从直接互连/传输→通过中介的间接传输→通过互连网络的间接传输；从非标准互连→标准互连；从通用以太网→面向信号处理优化的高性能嵌入互连网络sRIO。