cron公司的mt58l256l32f,该芯片容量为256k × 32bit,支持同步猝发数据传输,访问速度7.5ns。 为便于调试,开发板与主机采用pci接口方式进行通信。选用pci 9054作为pci总线桥接器,在fpga内部构造寄存器堆,实现主机对nios的控制、nios处理器工作状态监视,在pci9054局部总线与avalon总线之间设置输入fifo和输出fifo,实现主机与nios系统的数据缓冲。输入输出pifo选用idt公司的idt72v3650芯片,该芯片容量为2k× 32bit,支持同步数据传输,访问速度12ns。 4.基于nios内核的sopc软硬件开发 采用nios处理器开发设计与采用传统的处理器开发设计不同,开发者必须先配置处理器结构、设置接口等内容。也就是说,开发者必须根据实际需求构建一个处理器,而传统的处理器具有固定接口、片内ram和外部设备。具体步骤如下: stepl定义处理器