1946年1月，Bell实验室正式成立半导体研究小组, W. Schokley肖克莱，J. Bardeen巴丁、W. H. Brattain布拉顿。Bardeen提出了表面态理论， Schokley给出了实现放大器的基本设想，Brattain设计了实验。1947年12月23日，次观测到了具有放大作用的晶体管

1956年诺贝尔物理学奖授予美国加利福尼亚州景山（Mountain View）贝克曼仪器公司半导体实验室的肖克莱（William Shockley，1910—1989）、美国伊利诺斯州乌尔班那伊利诺斯大学的巴丁（John Bardeen，1908—1991）和美国纽约州缪勒海尔（Murray Hill）贝尔电话实验室的布拉顿（Walter Brattain，1902—1987），以表彰他们在1947年12月23日 发明个对半导体的研究和NPN点接触式Ge晶体管效应的发现。
世界上个Ge点接触型PNP晶体管
2. 集成电路的发明
1952年5月，英国科学家G. W. A. Dummer达默 次提出了集成电路的设想。1958年以德克萨斯仪器公司的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上块集成电路，并于1959年公布了该结果

1958年发明块简单IC的美国TI公司Jack S.Kilby 杰克·基尔比、美国加利福尼亚大学的赫伯特·克勒默和俄罗斯圣彼得堡约飞物理技术学院的泽罗斯·阿尔费罗夫一起获得2000年Nobel物理奖，以表彰他们为现代信息技术的所作出的基础性贡献，特别是他们发明的IC、激光二极管和异质晶体管 。

3.集成电路发明不是偶然的事件，相反地，它是对客观存在问题的一系列解决方案研究的结果，是技术发展的客观必然。
4. Kilby 和Noyce 所在的两个公司TI和Fairchild公司都是年轻、成长中的公司，这里的管理者都营造了良好的有利于创新的氛围。而Dummer 认为这正是当时的英国所缺乏的。

90年代 ASIC、ULSI和巨大规模集成GSI等代表更高技术水平的IC不断涌现，并成为IC应用的主流产品。1 G DRAM (集成度2.2∙109，芯片面积700mm2，特征尺寸0.18μm，晶片直径200mm) ，2000年开始商业化生产，2004年达到生产顶峰。集成电路的规模不断提高，CPU(P4)己超过4000万晶体管，DRAM已达Gb规模。集成电路的速度不断提高，采用0.13μm CMOS工艺实现的CPU主时钟已超过2GHz，实现的超高速数字电路速率已超过10Gb/s，射频电路的工作频率已超过6GHz。

由于集成电路器件制造能力按每3年翻两番，即每年58％的速度提升，而电路设计能力每年只以21％的速度提升，电路设计能力明显落后于器件制造能力，且其鸿沟(gap)呈现越来越变宽的趋势。
工艺线建设投资费用越来越高。目前一条8英寸0.35μm工艺线的投资约20亿美元，但在几年内一条12英寸0．09μm工艺线的投资将超过100亿美元。如此巨额投资已非单独一个公司，甚至一个发展中国家所能单独负担的。

21世纪 集成电路复杂度不断增加，系统芯片或称芯片系统SoC (System-on-Chip)成为开发目标、纳米器件与电路等领域的研究已展开。英特尔曾于2003年11月底展示了能工作的65纳米制程的硅片，Intel2004 年8月宣布，他们已经采用65纳米，生产出了70Mbit的SRAM。并计划于2005年正式进入商业化生产阶段。使用65纳米制程生产的芯片中门电路的数目是90纳米制程的1/3。SRAM（静态存储器）将用于高速的存储设备，处理器中非常重要的缓存就是采用SRAM。

Intel表示，通过采用第二代应变硅技术（　应变硅技术是一种对晶体管沟道部分的硅施加应力使其变形，以此提高载流子迁移率的技术。借由加大硅原子间彼此的距离，电子便能够更加迅速地运行。而电子的运行速度越快，处理器的性能就越好。 ）可以将晶体管的性能提升了10%~15%，与90纳米工艺制造的晶体管相比，65纳米制程晶体管可以在同样的性能下减少4倍的漏电电流。未来将会有越来越多的产品采用65纳米工艺 Intel公司2004年底宣布首次成功开发出15纳米的晶体管。Intel的15纳米晶体管基于CMOS工艺，工作电压为0.8伏，每秒可进行2.63万亿次开关转换。Intel计划在2009年开发出基于15纳米晶体管的芯片，到时该公司开发出的处理器将达到20GHz甚至更高。