格雷码转自然码的VHDL实现
出处:yinshisun 发布于:2007-04-29 10:28:04
use IEEE.std_logic_1164.all;
entity grey2norm is
generic (width: integer := 8);
port (
grey: in std_logic_vector(width - 1 downto 0);
norm: out std_logic_vector(width - 1 downto 0)
);
end grey2norm;
architecture behav of grey2norm is
begin
process(grey)
variable temp : std_logic;
begin
for i in width-1 downto 0 loop
temp := '0';
for j in width-1 downto i loop
temp := temp xor grey(j);
end loop;
norm(i) <= temp ;
end loop;
end process;
end behav;
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- PLC的34个基础知识2024/1/17 16:25:58
- 印刷电路板的组装方法2023/9/15 17:04:46
- 模拟量输入测量值显示满量程(上溢)的故障处理方法2023/8/31 11:09:13
- 什么是PLC?看完就明白2023/5/5 16:37:01
- 可编程逻辑控制器 (PLC) 中的梯形逻辑2023/4/23 15:48:34