VHDL编码风格 --- 设计考虑
出处：zzl99 发布于：2007-04-29 03:19:23
1. 在不是不得以的情况的话，不是用异步设计。而应该使用同步设计。
2. 分割模块
把一个设计分割为几个易于管理的块，有利于团队工作。如果只有一个主要功能模块则分为几个子模块。遵循SPEC分割。
3. 复位
要对DFF和LATCH进行复位。设计时采用异步复位。复位信号要直接连入FF。
4. 对于FF的输出要用非阻塞语句。每个FF只能在一个always块中赋值。FF规定单沿触发。
5. 有些地方也不一定要用非阻塞语句。比如要从一个时钟产生另一个时钟时：
always @(posedge clka)
clkb = ~clka;
6. 有些时候也不是必须要统一一个沿触发，如DDR。
7. 组合逻辑
简单的组合逻辑用连续赋值实现。复杂的用always。描述组合逻辑时，一个需要注意的是latch的引入，要把if和case 的条件写全。
8. 组合的case
在case前赋值，来使case条件完备，不会出现额外的latch
9. 选择器
2. 分割模块
把一个设计分割为几个易于管理的块，有利于团队工作。如果只有一个主要功能模块则分为几个子模块。遵循SPEC分割。
3. 复位
要对DFF和LATCH进行复位。设计时采用异步复位。复位信号要直接连入FF。
4. 对于FF的输出要用非阻塞语句。每个FF只能在一个always块中赋值。FF规定单沿触发。
5. 有些地方也不一定要用非阻塞语句。比如要从一个时钟产生另一个时钟时：
always @(posedge clka)
clkb = ~clka;
6. 有些时候也不是必须要统一一个沿触发，如DDR。
7. 组合逻辑
简单的组合逻辑用连续赋值实现。复杂的用always。描述组合逻辑时，一个需要注意的是latch的引入，要把if和case 的条件写全。
8. 组合的case
在case前赋值，来使case条件完备，不会出现额外的latch
9. 选择器
关键词：VHDL编码风格 --- 设计考虑
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
相关技术资料
- PLC 编程中急停开关触点抉择：常开还是常闭？接线要点揭秘2025/6/26 16:02:37
- 全面解析：PLC 控制柜设计原理、布局接线与原理图2025/6/16 16:12:05
- PLC控制系统输入/输出回路的隔离技术2025/6/12 17:27:11
- 深度解析：PLC 上升沿和下降沿指令的应用时机与使用方法2025/6/9 15:18:19
- 利用 PLC 轻松打造红绿交通灯控制系统2025/5/29 15:36:55
技术分类
广告
热门技术资料
