摘 要：本文介绍了几种集成电路物工艺中高电阻和电容的制作方法。
　　关键词：掺杂；扩散；注入；溅射

　　中图分类号：TN305．2 文献标识码：A

　　1 前言

　　在集成电路的工艺中，为了提高器件性能，提高集成度，电阻和电容也集成在器件之中。随着线宽不断缩小，对电阻和电容的要求也越来越高。本篇介绍了几种制作高电阻和电容的制作工艺。

　　2 高电阻的制作
　　2．1 掺杂法
　　集成电路中用掺杂法制作电阻,一般采用扩散电阻法和离子注入法。
　　2．1．1 扩散电阻法
　　扩散电阻法工艺简单，但较低，寄生效应大，面积较大。扩散电阻法常用于双极电路的制作，一般有基区扩散电阻、发射区扩散电阻、基区沟道电阻、外延层电阻和隐埋层电阻。扩散电阻常和工艺中的扩散工艺同时制作，ΔR／R可控制在+／-20％以内，电阻温度系数一般在2000ppm／℃左右，对于长方形的扩散电阻，其阻值的计算公式为：R=Rs×L/W，Rs为方块电阻，L和W为长和宽。
　　2．1．2 离子注入法

　　离子注入法的优点在于有很好的均匀性和重复性，较高，电阻率范围可高可低：50Ω-50kΩ，电阻的温度系数较小。离子注入的方块电阻和注入剂量成反比，有较好的线性关系，通过控制注人剂量可控制电阻大小。离子注入法制作电阻又可分为单晶注入和多晶注入。

　　(1)单晶注入法
　　单晶注入法的注入区域为硅衬底，注入杂质可为B、BF2和P，注入后有一步退火用以激活注入杂质。单晶注入的注入剂量和方块电阻的关系。单晶离子注入法制作电阻的一般流程为：热氧SiO2生长→光刻电阻区→腐蚀SiO2斗→离子注入→去胶→退火→光刻SiO2开接触孔→溅铝。离子注入的总电阻包括本体电阻、接触区电阻和边缘杂散电阻。对于长方形的离子注人电阻，其阻值仍可用R=Rs×L/W的公式计算。
　　(2)多晶硅注入电阻
　　如果仅用掺杂硅衬底作电阻，会给设计和布线带来困难。由于多晶硅已广泛使用，掺杂多晶硅不仅可用于MOS管的栅极，而且可制作电阻，这给工艺带来更大的灵活性和可变性。
　　(3)多晶硅注入电阻的特点

　　多晶层一般由LPCVD淀积形成。当晶体的淀积温度低于60℃时，呈现无定形硅膜，而高于600℃淀积则是良好的多晶硅，它们的转化温度约在600℃左右。

　　多晶掺杂可采用杂质源炉管扩散和离子注入，由于炉管掺杂时横向扩散较大，故制作电阻尤其是高电阻时常用离子注入法。由于多晶硅存在晶粒间界，晶粒间界处存在势垒，这种势垒对载流子起陷阱作用，使多晶硅和单晶硅在电学特性上有较大的差别，同等掺杂水平下，多晶硅薄膜中的载流子浓度和迁移率小于单晶硅薄膜中的载流子浓度和迁移率，多晶硅电阻高于同等掺杂浓度的体硅电阻。同时，由于杂质在晶粒间界的快扩散，导致了杂质在多晶中的增强扩散。杂质在多晶硅中的扩散深度大于在单晶硅中的扩散深度。影响注入多晶硅电阻率的主要因素有：多晶层厚度，掺杂剂量，退火条件等。

　　多晶硅薄膜离子注入的退火特性和单晶硅有所不同，主要有以下几个方面：
　　①多晶硅离子注入射程分布与单晶硅相类同，可以用高斯分布描述；
　　②退火温度在室温到500℃范围内，B、P注人多晶硅有个反退火阶段，即薄层电阻随退火温度的升高而增加。这是因为离子注入损伤可使多晶硅电阻率降低几个数量级，随着退火温度从室温往上增加，辐照损伤减少，从而使电阻率逐步回升，到500℃，大部分辐照损伤被退火掉，因此薄层电阻回到离子注入前的数值；
　　③在500-800℃退火温度范围内，离子注入多晶硅薄层电阻随退火温度而陡峭下降，这是因为离子注入多晶硅发生再结晶，掺杂元素被激活而形成施主或受主；
　　④退火温度在800-1000℃，有第二个反退火阶段，B、P注入剂量直到1E15cm-2，As注入剂量直到2E15cm-2，都存在第二个反退火阶段；

　　⑤在退火温度超过1000℃时，薄层电阻的再度降低，原因是高温退火使多晶硅晶粒增大，激活载流子增加，界面陷阱俘获载流子数目和晶粒间界杂质分凝减小及迁移率增大。

　　高掺杂时多晶硅膜的电阻率有以下特点：

　　①当掺杂浓度低于1E20cm-3时，掺B多晶硅的电阻率比掺P和掺As多晶硅的电阻率低；②当掺杂浓度大于3E20cm-3(B、As)和7E20cm-3(P)，多晶硅电阻率趋向于饱和，掺P、As、B多晶硅膜的电阻率分别是4E-4，2E-3，2E-3(Ω．cm)；③高掺杂时的电阻率与退火时间无关，退火温度不同将影响电阻率，对于P，退火温度高于900吧以后，即使晶粒仍在继续增加也将不再影响多晶硅膜的电阻率；④高掺杂时P、As、B在多晶硅中的激活载流子浓度与在单晶硅中没有差别；⑤掺P多晶硅的电阻率比同一掺杂水平的掺As、B多晶硅样品的电阻率低。

　　2．1．3 工艺实验
　　P多晶注入电阻：

　　工艺流程：多晶淀积350nm(使用ASM公司LPCVD，淀积温度为620℃，工艺压力133．322Pa×0．3，使用SiH4热解法)→离子注入(P，50kev，注入剂量从5E14-1E16cm-2，注入机使用Eatonl080CP)→退火(900℃，30min dry O2+900℃ 90min N2，使用Thermco4500氧化扩散炉)→四探针测量方块电阻。实验结果2。可以看出：在高剂量注入时，方块电阻和注入剂量基本成线性关系，用900℃的退火温度，调整注入剂量，可控制多晶方块电阻，并能是到较好的重复性。

　　2．2 薄膜淀积法
　　由于用掺杂法制作电阻都需要一个高温退火过程，随茬线宽的缩小，这些热过程对亚微米和深亚微米电路是不利的。为了减少热过程而制作更高的电阻，可采用薄膜溅射法，但需要专用的溅射设备和特殊的溅射材料。溅射材料一般为TaN，NiCr或其它合金材料。溅射方法更多地采用反应溅射。反应溅射能够在较宽的电阻范围内获得高稳定性和低TCR的电阻。在溅射过程中，有两种溅射方式。反应气体和靶材反应，在表面形成一层反应层，在溅射时反应气体又腐蚀这层反应层，当腐蚀速率高于形成速率时，靶材表面的反应层始终被去除，这种溅射方式称为“金属”方式；而当腐蚀速率低于形成速率时，靶材表面的反应层始终存在，这种溅射方式称为“复合物”方式。“金属”的溅射方式是制作薄膜电阻的主要方式。在溅射前或溅射中加热或冷却衬底材料会影响入射原子或分子的迁移率，用这种方法可控制薄膜的特性，如：应力、粘附性、密度和电阻值。薄膜溅射制作的电阻，有一项重要指标TCR(temperature coefficient Of resistance)即电阻随温度的变化系数。反应溅射和三种合金的溅射是制作NiCr或Ta基薄膜电阻的主要方式，它不仅能获得高稳定性，低TCR值，还能在高频端获得低的噪声特性。NiCr薄膜电阻应用较广，它的方块电阻范围可从2至2000Ω／□，TCR可低于+／-25ppm／°K，在150℃，1000小时的疲劳试验中，偏差可小于0．1％。
　　对于制作较高阻值的薄膜电阻，可采用金属陶瓷材料。用复合物靶材、双溅射和反应溅射等技术，可获得由电介质和导体组成的阻值连续的薄膜电阻。例如用SiCrOxNy或用NiCr和SiO2的混合物制成的薄膜电阻，阻值能高于20000Ω／□，TCR能低于200ppm／°K。

　　溅射中控制沾污是很重要的因素。有的薄膜电阻，象Ta2N，在溅射结束后需要一步热处理，以调整电阻值，这样代替用激光切割法以调整电阻值。

　　3 高电容的制作
　　IC工艺中的电容器主要有3种：扩散结电容器、MOS电容器和薄膜电容器。由于结电容损耗较大，品质因素Q较低，一般用于双极电路，而不用作高精电容。
　　3．1 MOS电容

　　MOS电容可看作近似的平板电容器，下电极为重掺杂的n+单晶或多晶，上电极通常为重掺杂的多晶或金属电极如铝电极，中间常以SiO2或ONO作为电介质，这层SiO2可用热氧化或CVD淀积形成。一般MOS电容有栅氧电容和多晶平板电容。

　　3．1.1 MOS电容的特点
　　MOS电容可用平板电容器的公式近似计算：Cmos=A×εo×εi／t
　　其中A为电容面积，εo为SiO2的真空介电常数，εi为SiO2的相对介电常数，t为SiO2的厚度。
　　MOS电容与平板电容器还是有一定的差别。当外加正偏压时，上电极铝极表面积累正电荷，n+硅表面积累负电荷，电容量可用上式计算。当外加负偏压时(铝极接负，n+接正)，铝膜表面积累负电荷，n+硅层表面有相应的正电荷，这些正电荷将由n+硅表面所形成的耗尽层内束缚的电离施主来提供，并且随着所加的反向偏压的变化，耗尽层的厚度也会相应变化。这时的MOS电容实际上是一个平板电容器Cox与一个耗尽层电容器Cs的串联，其总电容可表式为：1／Cmos=l／Cox+l／Cs
　　其中Cs：A×εo×εi／Wd，Wd为耗尽层厚度。由于n+硅表面掺杂浓度较大，Wd较小，故MOS电容仍可用Cmos=A ×εo×εi/t近似。对于50-100A的SiO2，典型的MOS电容器的值约为3-7E4pF／μm2。

　　MOS电容器的优点是其电容值几乎与偏压无关，寄生电阻小，损耗小，击穿电压较高，因此MOS电容有更大的实用价值。

　　3．1．2 栅氧电容

　　栅氧电容的下极板为重掺杂单晶衬底，中间的SiO2层和MOS管的栅氧一起生长，上极板为重掺杂多晶层。早于MOS管栅氧的氧化层质量很好，不存在电容被击穿的问题，可以大大缩小电容面积。它的缺点是需要增加一块电容注入版以提高电容区域的衬底浓度，否则此MOS电容的电压系数太大。它的另一个缺点是下极板和衬底存在较大寄生电容。工艺流程：在场氧之后，电容光刻→电容注入P050KeV 5E14→栅氧17．5nm→多晶淀积350nm→多晶掺杂→多晶光刻，确定栅和电容。

　　3．1．3 多晶平板电容
　　(1)热SiO2介质：
　　工艺相对简单，但是掺杂多晶上的热SiO2质量较差，需要较厚的氧化层，常用的多晶间SiO2为70nm附近，对应的单位电容为0．5fFμm-2，对于电路中常用的10pF左右的电容，需要面积20000μm2，面积较大，只能用在一些规模较小的电路中。
　　使用热SiO2做介质的简单工艺流程为：多晶1淀积350nm→多晶掺杂(R□=22Ω／□)→多晶氧化900℃dry O2(多晶上SiO2厚度为70nm)→多晶2淀积280nm→注入AslEl6→光刻电容→电容腐蚀。
　　因为多晶并不是导体，即便是掺杂多晶也是有一定电阻的，因此需要估计一下工作电压可能对电容的影响。对于下极板，使用POCL掺杂，浓度要比上极板高很多，而且P的激活率比As高得多，因此下极板随工作电压的变化可以忽略，主要考虑上极板的影响。假设工作电压为10V，在上极板感应的电荷为3E12cm-2，对于注入剂量1E16cm-2来说太小了，可以忽略。用另一种方法同样可以验证，即计算上极板耗尽区宽度，上极板浓度用3E20cm-2带人，计算出耗尽区宽度小于lnm，对于70nm厚的介质氧化来说引人误差约为3％，同样可以忽略。
　　(2)ONO介质
　　使用ONO做为介质的多晶平板电容可以提高单位面积电容，缩小电容面积，它的简单工艺流程为：多晶1淀积350nm→多晶掺杂(R□=22Ω／□)→多晶氧化900℃dryO2(多晶上SiO2厚度为30nm)→SiN淀积20nm→SiN氧化3am→多晶2淀积280nm→注入As 1E16→光刻电容呻电容腐蚀。

　　这样等效SiO2厚度约为43nm，即只用60％的面积就可以获得同样大小的电容。由于多晶在场氧之上，因此寄生电容很小。

　　3．1．4 工艺实验
　　实验中所有电容面积都是100×100μm2，测试频率1MHz，介质层(SiO2或ONO)厚度通过台阶仪和椭圆仪二种方法测量。
　　①多晶1-热SiO2／ONO-多晶2电容SiO2厚度从30-100nm，步长为10nm；ONO：B．O．=15nm，SiN为15-40nm，步长为5nm，T．O．=4nm。电容值和电介质厚度的关系。
　　②多晶硅MOS结构漏电流与平均电场强度关系。

　　其中多晶间介质为热SiO2，厚度为50nm。在实际0．8μm BiCMOS工艺中，我们使用了双多晶平板电容，多晶氧化层厚度为50nm，单位面积电容0．68fF／μm2。

　　3．2 薄膜电容
　　在某些电路中，需用较大的电容或对电容有某些要求，可采用薄膜法制作电容。制作电容时先淀积一层SiO2作为绝缘层，再淀积一层导体作为下电极，然后再淀积一层电介质，如：AIN，A12O3,Si3N4，SiO2等。再淀积顶层电极。介质薄膜的厚度的下限决定于介质的实际击穿强度和所承受的偏压。随着制作和对材料要求的提高，增加了粘结层以及阻挡层更复杂的工艺。阻挡层用于阻止材料间的互扩散和迁移，一般在电容器和周围区域，或在电容器内部的导电层和绝缘层之间。阻挡层可用TaN，TiT，TiOx，ZrO2等材料。
　　薄膜生长方法可采用反应式DC或RF溅射法。为了简化工艺，可使用一种溅射源，而电容结构采用类似Ta-Ta2O3-Ta或AI-A12O3-A1的结构。

　　一般情况下，用Ta2O5，A12O3或Si3N4作电介质材料制作电容就可获得高的绝缘电阻，高的电介质强度和高的介电强度。

　　4 小结
　　对于一般的CMOS和BiCMOS工艺，如对的要求不是太高，可以用掺杂单晶或多晶作电阻，用MOS电容做电容，这样的制作工艺和CMOS和BiCMOS工艺完全兼容，不增加额外的设备，减少工艺复杂性和成本；对于要求较高的电路，可用薄膜法制作电阻和电容，但增加了专用的溅射设备。