系统联合调试成功后，可将单片机程序通过编程器固化到单片机中并插入EDA实验开发系统中的单片机插座上，将VHDL设计经过综合适配后的网表对CPLD/FPGA进行编程，输入相关的信号9并进行有关性能指标的测试，直到满足系统的设计要求为止。

　　本设计的具体硬件验证说明如下：

　　本系统的显示电路共设置了8个数码管，前7个为数字显示，另一个是测量状态显示。

　　（1）当显示为P时9是复位状态，此时数码管全熄。

　　（2）当显示为F时，是频率测量状态，单位Hz，如果前面出现两个小数点，则第二个小数点表示MHz。

　　（3）当显示为P时，是周期测量状态，单位μs。

　　（4）当显示为A时，是脉宽测量状态，单位μs。

　　（5）当显示为B时，是占空比测量状态,单位%。

　　经一系列实际数据的测量和分析，本等数字频率计基本达到了设计要求，设计思路和方法是正确的，设计也是比较成功的。

　　该等数字频率计的一个不足是没有解决浮点数问题，影响了测量，还有待以后进一步解决。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）