滤波器DSP处理器的并行性
出处:computer00 发布于:2008-11-17 15:38:26
随着VLSI技术的进步,已经有可能通过增加额外的硬件资源来增强通用和专用处理器的性能。为提高传统Von Neumann机的吞吐量,可以增加额外的硬件资源以充分利用指令级并行性的优势。目前已经形成的用于支持指令级并行的技术包括超级流水线、超标量结构、数据流处理器以及超长指令字结构。由于软件开发成本螺旋式上升,大量的努力集中在针对编程语言的基于编译器的自动优化领域。
超级流水线技术已被用于一些处理器以提高吞吐能力,例如Intel Pentium Pro。超级流水线是通过增加流水级来获得的,这样可以得到非常短的机器周期,因而允许很高的发射速率。尽管指令以很高的速率被连续发射,它们的终完成仍需要很多周期,即当一个指令被启动时,多个先前的指令可能正在不同的流水级中被执行着。超级流水线的缺点在于增加了等待时间(指令从被发射到被完成所需的时间),同时使得清空流水线的代价变得更高。从硬件角度看,增加流水线寄存器需要大蚩额外的硬件资源。为了使流水线对程序员和(或)编译器透明,处理器必须跟踪分配给指令且仍在流水线上行进的资源。如果发生资源冲突,流水线将延迟,而“气泡”将被引入流水线中。一般由编译器或程序员来排列指令以避免可能发生的流水线延迟。
从商用角度看,尝试在数字信号处理器中支持并行需要借助昂贵的多处理器通信或多个独立编程的ALU。不幸的是,这些解决方案都伴随着高昂的价格,并受到I/O引脚数的限制。的高端DSP ftP结合了一个RISC处理器和多个独立程序控制的ALU。这些AI'U已针对信号或图像处理运算进行了优化,同时针对不同速度、成本和功耗需求的市场对器件进行了特殊的优化。这里还要强调一点,即为单处理器开发的DSP算法未必能很好地移植到多处理器环境中。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
上一篇:滤波器循环缓冲特征
下一篇:滤波器定点与浮点的比较
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- Microchip 发布PIC16F13145系列MCU,促进可定制逻辑的新发展2024/4/23 15:34:17
- 什么是MCU2024/3/25 17:05:40
- 了解GD32单片机和STM32单片机2024/3/13 14:17:13
- STM32F103单片机概述2024/3/13 14:13:33
- 什么是DSP?DSP的分类2024/1/22 16:38:45