DRAM的基本信号

出处：charlen 发布于：2008-11-21 11:46:01

　　DRAM从初时期的产品至今所利用的信号类型如图所示。DRAM的主导产品已经逐步移向与时钟同步的同步DRAM及Direct Rambus DRAM（直接总线式DRAM），所以我们所说明的这种类型的DRAM将逐渐变得稀少，我们只将基本的信号举例说明一下。

图　DRAM的基本类型

　　1. 地址（A0～An）

　　这是赋予DRAM的地址，由于DRAM是利用后面将要说明的RAS及CAS信号分2次赋予地址的，所以所拥有的地址引脚数为寻址所需要的数目的一半左右。例如，1M×1位的DRAM，其地址需要⒛位，但它分2次、每次赋予10位的地址。由于容量较大的DRAM并不一定每次都给予一半的地址，因此也存在实际引脚数目超过寻址所需要的半数的器件。

　　2. RAS（行地址选通）

　　当指定DRAM单元时，根据行地址与列地址选择所访问的单元。在RAS的下降（由高电平向低电平的变化时刻）过程中，地址引脚作为行地址锁存于DRAM内部。

　　3. CAS（列地址选选通）

　　行地址之后，如果CAS有效，则DRAM将地址引脚的状态作为列地址提取到内部。根据列地址，其中一个列选择开关被选择而处于ON状态，公用数据线上出现数据。

　　像这样利用行地址与列地址指定所访问单元的方法是DRAM基本的访问方法。

　　4. WE（写使能）

　　这是指定是读数据还是写数据的信号，进行写操作时，WE有效。

　　5. OE（输出使能）

　　启动DRAM的数据输出缓存，当WE无效时，DRAM内部在读模式下运行，但如果DE无效，则数据引脚（DQ0～DQn）不能被驱动，保持高阻抗的状态。

　　6. DQ0～DQn（数据）

　　这是数据输入输出引脚，可双向使用。