基于硅基CMOS工艺的集成光电探测器

出处：hq_y 发布于：2008-12-01 14:58:19

　　CM0S工艺是为重要的微电子制造技术，具有廉价、可批量制造、成品率高等优点。早期的CMOS工艺通常采用单阱工艺，单阱工艺只含一个阱（N阱或者P阱）。若为P型衬底则将NMOS直接制作在衬底上，而将PMOS寺刂作在N阱中；若为N型衬底则将NM0S制作在P阱中，而将PMOS直接制作在衬底上。为了减少闩锁效应（latch－up）及独立优化N沟和P沟器件，人们采用双阱工艺。图1所示为双阱CMOS，包含N阱、P阱、局部氧化硅（LOCal Oxidation of Silicon，Locos）隔离、N＋多晶硅栅，以及源漏区。典型的双阱CMOS工艺包括以下几步：

　　（1）轻掺杂深度扩散形成N阱和P阱。N阱和P阱是相互独立的，因此可以根据需要分别调整N阱和P阱的掺杂浓度以满足NMOS和PMOS的需要。

　　（2）氧化形成局部氧化硅隔离区和离子注入形成沟道停止区，以实现相邻器件的电隔离。沟道停止区只针对P阱NMOS，若没有这一停止区，则会由于局部氧化硅过程形成大量固定正电荷，而使相邻NMOS｀总是处于导通状态。

　　（3）离子注入形成表面或者隐埋沟道以调整阈值电压。

　　（4）栅氧化、淀积N＋多晶硅层、光刻及干法刻蚀形成多晶硅栅。

　　（5）V注入形成轻掺杂漏区（Lightly Doped Drain，LDD）NMOS，N＋（P＋）注入形成NMOS源漏区（PMOS源漏区），各向异性刻蚀形成栅极边墙区（Sidewall Spacers）。

　　（6）氧化淀积、金属淀积、钝化。

　　AT＆T开发了0.6 gm双阱工艺，外延层厚度为7μm，阱深为1.8μm。这么厚的外延层和阱深对于制作光电子器件是有利的。