由于DRAM价格的持续下跌及许多制造商经历着财务困难，只有创新和积极进行工艺升级才能确保公司的成功。而DRAM器件的工艺缩微主要应用于DRAM单元，所以阵列架构在决定芯片尺寸方面起着重要的作用。

　　8F2单元设计及一个折叠位线(bit line)阵列构成了传统的主流DRAM架构，这种架构在可制造性和DRAM阵列操控方面被证明是可靠的。对称阵列设计和紧挨着的位线对有助于采用折叠位线架构的DRAM单元实现可靠的检测与恢复操作。

　　一些DRAM制造商，包括的美光和三星还采用了6F2单元设计，其DRAM单元面积比8F2单元设计要少25%。虽然25%的DRAM单元尺寸减小很诱人，但将该技术投入产生还需克服一些障碍。除了伴随更小DRAM单元必然带来的工艺挑战外，6F2设计还要求设计师利用开放位线架构，因为位线检测放大器的间距非常紧。然而开放位线架构被认为对阵列噪声更敏感。

　　在开放位线架构内，每个位线对是由两根分列位线检测放大器两侧的位线组成的。而在折叠位线设计中，一个位线对的两根位线是紧挨着放在位线检测放大器的同一半侧，这种安排有助于减少各种阵列噪声效应，而这种效应是均衡地施加于位线对上的。折叠位线架构还能提供对DRAM单元阵列的完整使用。在开放位线设计中，位于边缘的单元阵列的使用率仅是折叠位线设计的一半。

　　美光公司采用6F2单元设计已经有好几年了。Semiconductor Insights公司发现美光的95nm 512Mb DDR2、78nm 1Gbit DDR3和 78nm 2Gbit DDR2 DRAM都采用了基于6F2的设计。Semiconductor Insights公司近在分析了三星的80nm DDR2器件后透露道，三星在其Rev. E DRAM中也采用了基于6F2的设计。通过比较三星的6F2 80nm DDR2 DRAM和8F2 90nm DDR2器件设计后可以总结出6F2的优劣及设计挑战。通过对比三星基于6F2的80nm DDR2设计与现代公司基于8F2的80nm DDR2器件，就可以直接比较基于6F2和基于8F2的设计。

　　Semiconductor Insights的分析显示，三星设计团队采用6F2技术开发的新的512Mb DDR2 DRAM与前一代设计看起来有很大不同。每个阵列块(包含单元阵列和位线检测放大器的创建块)现在具有320个字线(wordline)，比90nm 8F2设计的每块512个字线要少。似乎三星是减少了与位线连接的单元数量，以减轻阵列噪声效应，并帮助6F2阵列设计中的检测和恢复操作。

　　三星还采用了一种非传统的阵列设计。传统上，阵列块提供的字线总数一直是2的幂，例如128 (27)、256(28) 或512(29)。但6F2设计有320个字线(不是2的幂)。三星似乎是在可靠操作(使每位线少于512个字线)和面积效率(多于256)之间走中间路线，以节省位线检测放大器的数量。

　　但是得益于开放位线架构的自然特性，在芯片高度方向上的位线检测放大器块数量增加了68%。行冗余度减少了20%。通过从90nm 8F2设计过渡到80nm 6F2设计，三星公司从每个12英寸晶圆上获得的总裸片数量增加了47%。

　　虽然三星两种器件的对比(表1)表明6F2设计从每个晶圆中得到的裸片数量有显著提高，但难以理解器件尺寸缩微(90nm到80nm)及单元/阵列架构的变化(8F2到6F2)的效果。

　　表1：三星8F2和6F2设计的比较。

　　为分析6F2设计的效果，Semiconductor Insights分析了两款分别来自三星和现代的具有可比性的80nm DDR2设计(表2)。

　　表2：80nm DDR2 DRAM设计比较：6F2对8F2。

　　对两个设计单元大小的比较清楚地显示6F2 DRAM单元的取舍：单元尺寸仅减小了24%。但对芯片尺寸的影响(虽然其它因素也会影响芯片大小，但假定外围设计是相同的)只有6F2单元设计可能实现水平的约一半。

　　基于6F2单元的DRAM的效益被伴随开放位线架构而来的额外设计挑战打了折扣，这些挑战包括了边缘阵列的利用不足以及每位线更少的字线(因此需要更多的位线检测放大器)。审慎选择阵列块是优化基于6F2单元的DRAM产品设计的关键。对12英寸生产线来说，基于6F2单元的设计在每个晶圆上得到的裸片总数增加量估计在15%左右。

　　虽然6F2单元面积缩小24%的优势被每个晶圆上得到的裸片总数实际只增加了15%而打了折扣，但裸片总数的增加无疑对保持赢利和竞争优势是至关重要的。

　　图1：三星的90nm 512Mb DDR2 DRAM(Rev.C)继续采用8F2架构。

　　图2：三星的80nm 512Mb DDR2 DRAM(Rev.E)转用6F2设计。

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）