全局时钟缓冲器（BUFG）和第2全局时钟资源
出处：jinggx 发布于：2008-09-16 10:57:16
对于一些高扇出的信号，可以利用没有被使用的全局时钟缓冲器和第2全局时钟资源来改善设计的性能，从而提高器件的工作速度。作为逻辑器件的高性能资源的一部分，应该使其充分发挥作用。在计算Fmax的公式中，实际上我们漏掉了clock skew和clock jittter。因为这两个寄存器的时钟的相位有偏差，所以理论上工作频率应为：Tskew可能为正，也可能为负，所以我们通常使用BUFG来驱动时钟是为了让Tskew。
流水线(Pipeline)逻辑
当两个触发器之间的逻辑过于复杂，逻辑级数太多时，会对器件的工作速度造成很大影响。解决这种问题的办法是减少逻辑级数，即插入中间触发器，从而提高器件的工作速度，如图所示。这是通常提高逻辑运行速度的手段，当然要以不改变逻辑功能为前提。
图 插入中间寄存器可有效提供速度
上一篇：评估逻辑设计的工作速度
下一篇：并行逻辑与串行逻辑
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
相关技术资料
- PLC 编程中急停开关触点抉择：常开还是常闭？接线要点揭秘2025/6/26 16:02:37
- 全面解析：PLC 控制柜设计原理、布局接线与原理图2025/6/16 16:12:05
- PLC控制系统输入/输出回路的隔离技术2025/6/12 17:27:11
- 深度解析：PLC 上升沿和下降沿指令的应用时机与使用方法2025/6/9 15:18:19
- 利用 PLC 轻松打造红绿交通灯控制系统2025/5/29 15:36:55
技术分类
广告
热门技术资料
