摘要： 从ADC 的输入信号及时钟源的自身参数着手， 主要分析了输入信号幅值、频率、采样频率对时钟抖动及ADC 信噪比的影响，根据ADC 手册数据提供的信息给出了时钟抖动的计算方法， 并对计算结果和实际测量结果进行分析比较，进一步提出了减少时钟抖动方法。

　　随着信息产业的快速发展， 对A/D、D/A 的性能要求越来越高。目前， 针对高速、高ADC 的研究很活跃。采样时钟是ADC 变换电路的基本要素， 对电路设计者来讲，ADC 时钟电路采用的时钟方案、时钟类型、时钟电压等级、时钟抖动都是在实际电路设计时必须予以考虑的问题。采样时钟的抖动是一个短期的、非积累性变量， 表示数字信号的实际定时位置与其理想位置的时间偏差。时钟抖动会使ADC 的内部电路错误地触发采样时间， 结果造成模拟输入信号在幅度上的误采样， 从而恶化ADC 的信噪比， 采样时钟的抖动对高速、高ADC 性能的影响也不可忽视。

　　图1 所示是一种典型的ADC 时钟电路， 高速ADC，例如ADS5500 ， 经常采用这种时钟结构。本文针对图1所示时钟电路， 分析其内部时钟的参数对ADC 性能的影响， 分析结果为外部时钟电路设计提供参考。

图1 一种典型的ADC 时钟电路

　　1 抖动与Ain、fin、fS的关系

　　时钟信号启动采样保持器进行采样之前， 采样保持电路的内部开关处于闭合状态， 电容电压跟踪模拟输入信号的变化， 时钟信号的一个边沿到来时开关打开， 电容电压保持为该时刻的值。如图2 所示，该时刻的电压值为垂直虚线所对应的值， 在△t 的采样时间内， 产生了一个采样电压误差△V， 该瞬时误差就是时钟抖动Jitter ，采样电压误差的大小取决于输入电压波形。如果没有其他噪声信号， 根据图2 可以计算出抖动电压的大小和信噪比。如果图1 的输入信号为幅值为Ain、频率为fin的正弦波， 则采样电压的时钟抖动Jitter正比于输入电压在该时刻的斜率和采样时间。则一个周期的时钟抖动Jitter 有效值的平方σ2 为：

全文PDF：