触发器（trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作（ insert,delete, update）时就会激活它执行。触发器经常用于加强数据的完整性约束和业务规则等。触发器（Flip Flop）是一种可以存储电路状态的电子元件。简单的是由两个或非门，两个输入端和两个输出端组成的RS触发器。复杂一些的有带时钟（CLK）段和D（Data）端，在CLK端为高电平时跟随D端状态，而在CLK端变为低电平的瞬间锁存信号的D触发器。更常用的是两个简单D触发器级联而成的在时钟下跳沿锁存信号的边缘D触发器，广泛应用于计数器、运算器、存储器等电子部件。下面就从电压波形图来对RS和JK触发器进行分析。RS触发器的状态转换图如图l所示。JK触发器的状态转换图如图2所示。

　　1 RS触发器电路分析

　　基本RS触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系：1.当R端无效，S端有效时，则Q=0,Q=1,触发器置1.2.当R端有效、S端无效时，则Q=1,Q=0,触发器置0.如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1,或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0,或称复位。

　　RS触发器的特性由特性表和状态转换图可知，当S=R=1时，其状态均为不定态，而不同电路结构的触发器，其动作特点是有区分的。

　　1.1 基本RS触发器

　　基本RS触发器的电路图及电压波形图如图3所示。

　　根据对基本RS触发器电路的分析得知：当SD=RD=0时，Q、均为高电平，一且SD、RD同时变为高电平，Q、输出为O,1（或1,0）无法确定。也就是说当SD=RD=0时，Q和输出端的状态是确定的，即为1,状态不定是指当SD、RD同时从0变成1后，Q、输出端的状态不确定（Q= 1,=0,还是Q=0,=1,不能确定）。

　　1.2 同步RS触发器

　　同步RS触发器的电路图及电压波形图如图4所示。

　　根据对同步RS触发器电路的分析得知：CP=0时，S=X,R=X,Q、输出端保持不变；CP=1时，其工作情况同基本RS触发器一样（设Q初态为0）。

　　CP=1期间，S=R=1,Q和输出同时为高电平1,一旦CP从高电平变为低电平，Q、输出端的状态同样是不定的（即可能Q=0,=1,也可能Q=1,=0）。其输出状态是随机的，无法确定。

　　1.3 主从结构RS触发器

　　主从结构RS触发器的电路图如图5所示，由主触发器和从触发器组成。

　　主、从触发器分别由两个同步RS触发器组成。根据对主从型RS触发器电路的分新，画出其相应的电压波形图，主从结构RS触发器的电压波形图如图6所示（设初态为0）。

　　CP=1时，主触发器触发工作，从触发器的Q、输出端保持不变；CP=O时，从触发器触发工作，主触发器的Q'、输出端保持不变。输出端输出状态的变化发生在CP信号的下降沿，但却是受到CP=1期间R、S输入信号的影响。图4中的脉冲3,CP=1,S=R=1时，Q'==1,且持续到CP下降沿时刻，则Q'=0,=1,还是Q'=1,=0不确定。所以当CP下降沿时刻一到从触发器Q端输出高电平还是低电平无法确定，其状态不定，并不是指Q、同时输出高电平，和基本RS、同步RS触发器的理解不同。

　　通过对电路的分析总结出主从型RS触发器Q端电压波形变化的描述方法。

　　从触发器是按照CP下降沿时刻到这一时刻主触发器输出端Q'、的信号触发工作。即Q'=1,=0,则Q=1,=0;Q'=0,=1,则Q=0,=1.所以不需要对CP=1期间，主触发器Q'、的信号全部分析出来。可以在每个CP脉冲下降沿到来这一刻往前去确定Q'、，一旦明确知道Q'、的信号，就不需要知道前面Q'、的信号，即知道CP下降沿这一时刻的Q'、的信号，则CP下降沿时刻一到，从触发器的输出也明确了。

　　图4中脉冲1下降沿t2时刻到，如何判断Q端的信号？由于t1-t2期间S=O,R=1,主触发器量0,即Q'=0,=1,所以t2时刻一到，Q=Q'=0,==1,不需要对t1之前的信号再进行详细分析。

　　同理脉冲2下降沿t5时刻到，由于t4-t5期间，S=R=O.主触发器处于保持状态，而Q'、保持什么状态不清楚，再看t3-t4期间，S=1,R=0,主触发器置1,使Q'=1,=0,由此可知t4-t5期间主触发器保持1状态，所以在t5时刻一到Q=Q'=1,==0.

　　2 JK触发器电路分析

　　JK触发器是数字电路触发器中的一种电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。CP由0变1时，触发器不翻转，为接收输入信号作准备。设触发器原状态为Q=0,Q=1.当CP由0变1时，有两个信号通道影响触发器的输出状态，一个是G12和G22打开，直接影响触发器的输出，另一个是G4和G3打开，再经G13和G23影响触发器的状态。前一个通道只经与门，而后一个通道则要经与非门和与门，显然CP的跳变经前者影响输出比经后者要快得多。在CP由0变1时，G22的输出首先由0变1,这时无论G23为何种状态（即无论J、K为何状态），都使Q仍为0.由于Q同时连接G12和G13的输入端，因此它们的输出均为0,使G11的输出Q=1,触发器的状态不变。CP由0变1后，打开G3和G4,为接收输入信号J、K作好准备。

　　主从结构JK触发器和主从结构RS触发器区别在于当J=K=1时，触发器将翻转为与初始状态相反的状态，所以JK触发器不再存在输出状态不定的情况。主从结构JK触发器电路图如图7所示。图8为主从结构JK触发器的电压波形图（设初态为0）。

　　脉冲1:当CP=1时，t1-t2期间J=K=1,Q'取反，由原来的0取反为1.主触发器的状态改变了不会再翻转回来，所以t2-t3期间，尽管j、k输入端的信号发生变化，却不用再详细分析，t3下降沿时刻一到，从触发器Q端亦从0翻转到1.脉冲2:当CP=1时，t4-t5期间，J=K=0,为保持不变状态，状态没有变化，故需要对下一时间段进行分析，t5-t6期间，J=1,K=O,主触发器量1,而原状态就为1,状态没有发生改变，所以还需对下一时间段进行判定，t6时刻一到，J=K=1,主触发器输出状态，取反为0,由于主触发器的状态只能改变，所以不需要再分析后面的时间段，下降沿t7时刻一到，从触发器跟从主触发器-样输出低电平。

　　3 电压波形图

　　通过对不同电路结构触发器电压波形图的分析，发现仅了解触发器的特性表，特性方程式，状态转换图是不够的，还需理解其电路结构才能真正掌握触发器电路。并由此得到主从型RS触发器和主从型JK触发器电压波形图的描绘方法。

　　主从型RS触发器：判断每个CP下降沿时刻到时状态的变化，是自这一时刻起自后往前判定，CP=1期间，主触发器的状态，一旦主触发器的状态明确了，就不需再往前判定主触发器的状态，该状态即为CP下降沿到时主触发器的状态，而从触发器在CP下降沿时刻一到跟随主触发器的状态变化即可。

　　主从型JK触发器：判断每个CP下降沿到时输出状态的变化，是从CP为高电平开始（即上升沿这一时刻）根据J、K输入端的信号变化自前往后分时间段判定主触发器的状态，-旦状态变化了，就不需要再分析后面的输入信号，因为CP=1期间，主触发器的状态只能改变，此状态维持到CP下降沿到时，从触发器跟随主触发器的状态而变化。

　　4 结束语

　　触发器作为构成数字系统的一种基本逻辑单元，由于其不同的电路结构带来不同动作特点，在电路设计和使用时，须区分使用。而在介绍触发器这一章时，由于是从组合逻辑问题过渡到时序逻辑问题，对触发器电路的分析及描述方法和组合逻辑电路不同，故需对不同电路结构的触发器，在分析其电路结构的基础上，总结出其动作特点和规律，以便正确掌握和使用触发器。