简单组合时序电路设计
出处:维库电子市场网 发布于:2017-03-02 10:36:01
整数分频器的设计原理
1.1 偶数倍分频
偶数分频器的实现非常简单,通过计数器计数就完全可以实现。如进行N倍偶数分频,就可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,以使下一个时钟从零开始计数。以此循环,就可以实现任意的偶数分频。
1.2 奇数倍分频
奇数倍分频有两种实现方法,其中之一完全可以通过计数器来实现,如进行三分频,就可通过待分频时钟上升沿触发计数器来进行模三计数,当计数器计数到邻近值时进行两次翻转。比如可以在计数器计数到1时,输出时钟进行翻转,计数到2时再次进行翻转。这样,就在计数值邻近的1和2进行了两次翻转。如此便实现了三分频,其占空比为1/3或2/3。
如果要实现占空比为50%的三分频时钟,则可通过待分频时钟下降沿触发计数,并以和上升沿同样的方法计数进行三分频,然后对下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算。即可得到占空比为50%的三分频时钟。这是奇数分频的第三种方法。这种方法可以实现任意的奇数分频。如将其归类为一般的方法:对于实现占空比为50%的N倍奇数分频,首先要进行上升沿触发以进行模N计数,计数选定到某一个值再进行输出时钟翻转,然后过(N-1)/2再次进行翻转,就可得到一个占空比为50%的奇数n分频时钟。再同时进行下降沿触发的模N计数,当其到达与上升沿触发输出时钟翻转选定值相同时,再进行输出时钟翻转,同样,经过(N-1)/2时,输出时钟再次翻转以生成占空比为50%的奇数n分频时钟。将这两个占空比为50%的n分频时钟相或运算,就可以得到占空比为50%的奇数n分频时钟。
3、 实验步骤和程序
`TImescale 1ns / 1ps
module odd_pision(clk,rst,count,clk_odd);
input clk,rst;
output clk_odd;
output[3:0] count;
reg clk_odd;
reg[3:0] count;
parameter N = 8;
always @ (posedge clk)
if(! rst)
begin
count 《= 1‘b0;
clk_odd 《= 1’b0;
end
else
if ( count 《 N/4-1)
begin
count 《= count + 1‘b1;
clk_odd 《= 1’b1;
end
else if (count 《 N/2-1)
begin
count 《= count + 1‘b1;
clk_odd 《= 1’b0;
end
else
begin
count 《= 1‘b0;
end
endmodule
test file:
`TImescale 1ns / 1ps
module test2;
// Inputs
reg clk;
reg rst;
// Outputs
wire [3:0] count;
wire clk_odd;
odd_pision uut (
.clk(clk),
.rst(rst),
.count(count),
.clk_odd(clk_odd)
);
always #10 clk=~clk;
iniTIal begin
clk = 0;
rst = 0;
#100;
#10 rst=1;
end
endmodule
4、 测试数据记录和结果分析
5、 实验结论和体会
注意事项:
1.请独立完成实验和,纸质每周交。
2.每次实验时请在C盘根目录中创建一个以本人班级学号如BX10040322命名的文件夹,在这文件夹下创建工程,压缩这个文件夹并上传后删除。
3.实验成绩分为两部分:一为实验现场操作分(包括程序编写、得出结论等),二为分。
4.实验步骤和程序分为三部分:一为基本步骤,二为程序流程图(也可以为算法的文字或公式说明)或状态图,三为程序源代码(可以不用全写,只写出关键部分的程序)及其说明。
5.实验结论和体会:一为实验结论,二为讨论当前设计的不足及其改进设想。
6.测试数据记录和结果分析:Verilog程序综合出来的RTL图(电路很复杂时不做要求);时序仿真结果(必备),可以抓图后打印出来贴在上,但必须对图里的结果有详细的文字说明。可参考以下格式写
图1比较器模块RTL图
图1为程序综合出来的四个比较器的RTL图,当计数值小于ROM数据时,比较器输出高电平;当计数值大于ROM数据时,比较器则输出低电平。比较器的输出为步进的四相输入端提供PWM波形,从而达到PWM控制。
比较器的输入端:
a:对应PWM _ROM模块的输出信号。
b:对应十六进制计数器(PWM计数器)的输出信号。
比较器的输出端:
agb:输出a端信号与b端信号的比较值。
图2比较器模块仿真波形图
仿真结果说明:
当a端信号大于b端信号时,比如a为15而b为0时,输出端agb输出高电平信号“1”;反之,输出端agb输出低电平信号“0”。
上一篇:消费应用中的电容传感设计实用技巧
下一篇:关于电压反馈型电阻的真相
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 串联电路与并联电路的区分2024/4/25 17:15:00
- 查找隔离栅极驱动器的峰值电流2024/4/25 17:07:48
- 使用 GaN IC 离线电源的大容量电容器优化2024/4/24 17:30:57
- 并联电压电池2024/4/23 17:45:00
- 运算放大器压摆率和上升时间解释2024/4/22 16:16:53