Microchip面向下一代数据中心应用推出四款全新20路微分时钟缓冲器
出处:电子发烧友 发布于:2019-07-01 17:04:32
每个缓冲器都是芯片组的理想补充,其中数据中心服务器和存储设备中的多个外围组件(如中央处理单元(CPU)、现场可编程门阵列(FPGA)和物理层(PHY)),以及许多其他PCIe应用程序需要分布式时钟。该缓冲器具有的大约20飞秒(~20 fs)的低附加抖动,远超DB2000Q/QL规格的80飞秒(80 fs),为设计师留出巨大空间,能够在增加数据处理速率的同时,满足紧凑的时序预算要求。当时钟分配到多达20路输出时,上述器件可实现超低抖动,确保缓冲器时钟信号的完整性和质量。
新型时钟缓冲器通过低功耗高速电流转向逻辑(LP-HCSL)实现低功耗,将大幅减少功耗方面的预算。与标准高速电流转向逻辑(HCSL)相比,LP-HCSL可节省三分之一功耗,大幅减少用电量。这一性能可帮助客户在电路板上实现更长的走线,改善信号通路,同时减少元件,节省电路板空间。以ZL40292为例,相比传统HCSL缓冲器,它多可省去80个终端电阻(平均每路4个)。
Microchip面向下一代数据中心应用推出四款全新20路微分时钟缓冲器
Microchip时序与通信业务部副总裁Rami Kanama表示:“Microchip可提供业内丰富的时钟和时序产品,并一直致力于开发面向更高速的数据中心和企业基础架构等下一代网络应用的高标准解决方案。Microchip此前推出性能卓越的PCIe第五代器件,可为工程师留出更大的设计空间,让他们能够更加专注设计,可帮助寻找符合DB2000Q和DB2000QL规格时钟缓冲器的客户快速开始设计流程。”
上一篇:什么是隔离数字输入?
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 什么是MOS管?NMOS、PMOS和三极管的区别2024/4/30 17:17:10
- MOSFET 开关损耗简介2024/4/29 16:52:06
- 信号二极管详细教程2024/4/28 16:20:03
- ROHM 6432尺寸金属板分流电阻器“PMR100”新增3款超低阻值产品!2024/4/28 15:26:33
- 光耦详细应用教程2024/4/26 16:43:32