ADC需要有充足的信号采集模拟接口，才能获得   性能。传统的通用ADC前端包括多个差分输入通道，数字可编程增益，以及跟踪与保持功能。本设计实例给出了一个完整的高性能、低元件数的全新ADC前端，实现了整套的标准功能（图1）。不过，它还带有飞跨电容差分输入概念，以及早先一个设计实例所描述的发散指数负时间常数（参考文献1）。本设计实例为该电路增加了多工输入以及一个通用的跟踪保持功能。

　　图1：这款高性能、低元件数的ADC前端实现了标准功能组。

　　多路器地址与保持模式状态位控制着信号的采集与整形。当保持态为零，多路器地址等于所选的输入通道时，飞跨电容C1连接到正、负差分输入端，用于输入电压的采集。保持态转换为1时将C1与输入端隔离。于是多路器地址为0，保持态返回0，开始对输入电压作负时间常数的指数放大。从这一点，直到再次保持，并且连接的ADC作采样，以及转换输出电压的点，输入电压和输出电压都是时间的发散指数函数，增益等于2（1+t/10μs）。

　　图2：只有放大期间时序的分辨率限制着增益设定的   。

　　这个新电路建立在较早设计的基础上，拥有多台仪器差分输入所需要的特性。另外，电阻匹配问题和运放的CMR（共模抑制）都不会限制电路的 CMR。杂散电容是对CMR的一个影响因素，但可以通过电路的精心布局，尽可能减少这一电容。电路亦有轨至轨的输入，以及几乎无限制的可编程增益。此外，增益设置的分辨率只受放大期间的时序分辨率影响（图2和图3）。此电路亦有±10V的输出幅度，比单片数字可编程增益仪表放大器要高出一至三倍。

　　图3：这个输入、输出电压增益图给出了跟踪/放大逻辑转换的持续时间。

　　所选运放的固有噪声与直流   、指数时序生成的   与可重复性、ADC采样分辨率，以及RC时间常数的稳定性等，都是信号处理性能和放大器   的主要限制因素，如其增益设定   、直流误差、噪声以及抖动等。在电路中，1 ns的放大期间时序误差或抖动就相当于0.007%的增益设定误差。