DAC如何达到32位分辨率
出处:edn 发布于:2021-05-14 14:41:50
某些应用(例如ADC测试和校准)要求DAC具有极好的分辨率,单调性, 和分辨率。在这些性能类别中,图1中的电路很难被击败。其典型规格如下:
分辨率= 32位= 3×10–10= 1.2 nV = 192 dB。
DNL(微分非线性)= 27位= 400 nV = 162 dB。
INL(积分非线性)= 22位= 1.6 ?V = 130 dB。
满量程 (未加边框)= 11位=±2.5 mV = 66 dB。
零 = 23位=±500 nV±10 nV /°C = 140 dB。
纹波和噪声= 21位= 2 ?V pp = 128 dB。
图1该DAC电路使用精密模拟开关将两个16位PWM信号求和,以实现32位分辨率。
DAC的32位分辨率的基础是模拟开关S1和S2以及精密电阻网络R2至R6对两个16位PWM信号求和。DAC的单调性和DNL在理论上是无限的,并且,在实践中, 的限制是1到216比R2:(R6+ R5+ RS2-ON)和R3:(R6+ R4+ RS2-ON)。0.1%电阻器的典型 可产生约0.1 ppm = 27位的DNL。
AD586基准电压源的输出阻抗小于0.1Ω,斩波稳定的“零漂移”放大器A1的130dB CMR(共模抑制)主要限制了INL。R7抑制了RS1-ON中的不对称性引起的潜在贡献,从而产生了大约0.3 ppm = 22位的典型INL。
由于LTC1151 A1和A2运算放大器的出色规格以及MAX4053A S2的电荷注入性能:约0.4 ppm或23位,因此零 和输出噪声规范处于低微伏级。
AD586L 5V基准电压源的未调整误差为±500 ppm,这限制了 。如果您的设计需要更高的 ,则可以使用ADI公司的简单调整电路对其进行进一步的调整。所建议的200 Hz PWM周期并不重要。您只需更改R1和C1即可适应任何方便的频率。R1C1时间常数与PWM周期时间的接近程度决定了A1-S2-A2同步“零纹波”积分保持滤波器的建立时间,并且 快可达到一个周期如果匹配正确。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- iic通信协议是什么2024/4/30 17:15:26
- 差分传输中的共模噪声:特征和原因2024/4/25 16:15:44
- 毫米波通信技术之香农和香农定理2024/4/24 17:40:43
- 网桥是什么_网桥如何设置2024/4/12 17:39:56
- TEC 控制器在电信系统中的应用指南2024/4/8 17:43:07