如今，多核片上系统 (SoC) 设计可以由数百个 IP 块组成，通常包含多达一千万个逻辑门。SoC 开发人员创建这种复杂设备的一种方法是使用受信任的第三方供应商提供的经过验证的 IP 块。例如，当 USB 3.2 Gen x 接口已经作为现成的 IP 可用时，投入数千小时是没有意义的。相反，工程师可以集中精力创建自己的内部 IP，使他们的 SoC 有别于任何竞争产品。
    在连接 IP 块以便它们可以相互通信时，对于当今大多数高容量和高复杂度的 SoC，可行的选择是使用片上网络 (NoC)。许多人没有意识到的是，NoC 也是 IP，尽管 IP 跨越整个 SoC。至于这个 IP，设计团队可以决定在内部开发 NoC，或者他们可以选择使用来自受信任的第三方供应商的经过验证的 NoC IP。
    SoC 架构师很容易忽略的另一个考虑因素是 NoC 的设计环境必须具备物理意识。这极大地加快了对所需空间的探索，以在流程的前端实现的 NoC 拓扑。它还显着加快了后端的时序收敛。
    构成NoC的元素
    NoC 由多个元素组成。首先，每个 IP 块都有自己的接口特性——例如数据宽度和时钟频率——并采用 SoC 行业已采用的众多标准协议之一：OCP、APB、AHB、AXI、STBus 和 DTL。一个或多个套接字需要附加到每个功能 IP 块，然后将来自源 IP 的数据打包和序列化为适合通过网络传输的规范化形式。相反，连接到目标 IP 的套接字会将传入的数据包转换回所需的任何形式。
    除了将所有东西连接在一起的电线之外，NoC 的主要传输机制主要由开关和缓冲器组成。这些开关就像具有关联仲裁器的多路复用器，或具有关联映射逻辑的多路分解器，使用每个数据包标头中的目标数据从其源路由到其预期目标。同时，缓冲区用作存储元素以沿路径聚合数据。例如，一个缓冲区可能会从一个使用快速时钟的 IP 块快速加载，然后它可以将注意力转移到其他任务上，而另一个使用较慢时钟的 IP 块会耗尽它。
    但并非不重要的一点是，流水线寄存器被插入到 NoC 路径中以解决时序问题。这些问题可能是由于需要跨越 SoC 进行长距离传输而引起的。
    更小的几何形状意味着更大的问题
    随着 SoC 设计转向更先进的工艺，芯片上的晶体管变得更小、更快。不幸的是，电线的尺寸和速度并不以相同的速率缩放，这意味着它们在面积和功率方面具有更高的相对成本。除了可以使用更小的器件几何尺寸将更多逻辑压缩到同一区域这一事实之外，芯片本身变得越来越大，从而支持越来越多的 IP 块。该架构在时钟频率、数据带宽和关键路径的延迟优化方面也有更高的性能要求。
    大型 7 纳米 SoC 可能需要 6,000 多个流水线寄存器。开发人员在确定这些寄存器的位置以满足时序需求时必须考虑许多参数，同时尽量减少面积、延迟和拥塞。对于这样一项艰巨的任务，通常加上紧迫的时间表，手动执行流水线寄存器的插入总是会导致过度设计，以减少代价高昂的布局布线 (P&R) 迭代。随之而来的成本是更大的面积、更高的功耗和更长的延迟。更糟糕的是，手动插入很容易出错，并且很容易导致 P&R 迭代次数增加，尽管已尽努力确保所有相关路径上都有足够的管道。
    流水线插入的大部分复杂性存在于 NoC IP 中，它连接到芯片上的绝大多数 IP 块。因此，它是穿越芯片的 IP，因此它具有长的线路并且有可能通过拥塞点进行路由。它还必须在项目过程中对体系结构和市场营销引发的工程变更单 (ECO) 做出反应，这意味着 NoC 通常是一个被冻结的 IP。
    物理感知 NoC IP
    手动插入流水线寄存器的相关成本加上快速适应不断变化的需求的需要为自动化解决方案提供了机会。通过考虑物理要求，具有物理感知能力的 NoC 技术可以智能地插入流水线寄存器，并向布局团队建议合适的放置位置。第三方工具具有此功能。
    作为起点，有必要了解 IP 块的相对位置和任何关联的路由通道。在 SoC 开发过程的后期阶段，物理设计团队将拥有与 IP 块和路由通道位置相关的详细数据。在这种情况下，他们可以以库交换格式 (LEF) 和设计交换格式 (DEF) 文件的形式提供此信息。但是，此数据通常在项目早期不可用，因此能够利用任何可用的早期详细信息非常重要。

    早期数据的示例包括图像、捕获 SoC 平面图视图的 Visio 绘图或详细的 LEF/DEF 数据。第三方设计工具可以使用这些输入来建议适当的布局（图 1）。

    图 1一个使用FlexNoC设计工具来利用不同来源的布局数据来帮助自动放置流水线寄存器的示例。资料
    这些工具使用此信息以及“速度和馈送”要求来自动建议流水线寄存器插入和位置。设计团队可以使用这些工具以交互方式工作，以试验不同的布局。作为回报，他们会收到准确的时序和面积估算，并在设计流程的早期阶段更好地了解当前的 NoC 架构可以实现的目标。
    此外，第三方设计工具可以输出与 NoC 相关的 LEF/DEF 数据，包括流水线寄存器的建议位置，供后端 P&R 工具使用（图 2 ）。
    图 2该设计示例采用 FlexNoC 设计工具输出与 NoC 相关的 LEF/DEF 数据，包括流水线寄存器的建议位置，供后端 P&R 工具使用。资料