在硬件设计领域，搞硬件的人员通常会注意到芯片电源引脚旁一般会放置一个电容，且这个电容大多为 100nF，该电容也被称为去耦电容（Decoupling Capacitor）。这一设计在硬件电路设计中极为常见，但为何常选 100nF 呢？这并非随意决定，而是物理原理、工程经验和实际场景综合考量的结果。接下来，我们将详细剖析其中缘由。

　　去耦电容的作用
　　芯片如 MCU、FPGA 等在工作时，内部晶体管会不断进行开关操作。每次开关时，都需要从电源获取电流，且电流变化迅速，呈现出 “脉冲” 状。然而，电源线和 PCB 走线存在寄生电感，其响应速度较慢，这会导致电压出现波动，即产生 “电源噪声”。去耦电容就如同一个靠近芯片的小 “水库”，当瞬态电流不足时，它能及时补充电流，稳定电压，并抑制高频噪声。
　　为何选择 100nF
　　选择 100nF 并非毫无依据，在大多数场景下，这个数值恰到好处，以下从几个方面进行分析：

　　频率响应适宜：一般而言，芯片开关产生的噪声频率通常在几十 MHz 到几百 MHz 之间，具体取决于芯片的实际时钟频率和开关速度。这就要求去耦电容能够快速响应这一频率范围的波动。电容的阻抗（Zc = 1/(2πfC)）与频率 f 和容量 C 成反比。频率较高时，电容阻抗较低，能够吸收高频噪声；频率较低时，阻抗较高，作用减弱。

　　通常情况下，100nF 电容的表现十分出色。在 10MHz 时，100nF 电容的阻抗约为 0.16Ω，较低的阻抗能够吸收大部分噪声。当频率达到 100MHz 时，阻抗降至 0.016Ω，吸收噪声的效果更佳。虽然在更高频率（如 1GHz）时，寄生电感会产生影响，但该频率已超出许多芯片的主要噪声范围。
　　相比之下，10nF 电容在 100MHz 时阻抗为 0.16Ω，表现尚可，但在 10MHz 时阻抗达到 1.6Ω，效果欠佳。而 1μF 电容在 10MHz 时阻抗为 0.016Ω，低频性能良好，但在高频时，封装寄生电感会影响其效果。因此，100nF 电容的频率覆盖范围恰好处于大多数数字芯片的噪声 “甜点区”。
　　反应速度合适：电容容量越大，存储的电荷越多，但充放电速度越慢；容量越小，反应速度越快，但存储的电荷量较少。100nF 电容的优势在于，它能够存储芯片开关所需的电荷（通常为 pC 到 nC 级别，具体取决于芯片电流），同时其充放电时间常数（RC）较短，能够跟上几十 MHz 的瞬态跳变。
　　例如，假设一个芯片内部晶体管开关电流峰值为 10mA，持续时间为 10ns，则所需电荷 Q = I×t = 10mA×10ns = 100pC。100nF 电容在 5V 电压下存储的电荷量 Q = C×V = 100nF×5V = 500nC，不仅能够满足芯片需求，还能快速释放电荷。
　　寄生效应可控：实际的电容并非理想元件，存在寄生电感（ESL）和电阻（ESR）。封装尺寸越大，寄生电感越高，在高频下的效果越差。100nF 电容通常采用 0402 或 0603 封装，寄生电感较低，一般约为 0.5nH。其自谐振频率（SRF，即电容和寄生电感共振的点）在几十 MHz 到 100MHz 左右，正好覆盖芯片的噪声范围。
　　与之相比，1μF 电容的 SRF 可能低于 10MHz，在高频下效果不佳；10nF 电容的 SRF 较高（可达上百 MHz），但容量较小，在低频时补充电荷的能力不足。因此，100nF 电容在容量和寄生效应之间取得了较好的平衡。

　　行业习惯因素：100nF 并非理论上的 “完美值”，而是在多年的设计实践中被广泛应用的 “万金油” 数值。芯片厂商如 TI、ST、NXP 等在数据手册中经常推荐使用 0.1μF（即 100nF）的电容，这使得该数值成为了行业规范。同时，电容厂家的供应链也与之相配合，100nF 电容价格便宜、易于购买，且封装齐全，因此很少有人愿意费力去更改。

　　实际应用中的灵活选择
　　当然，100nF 并非适用于所有场景。在超高频（GHz 级）应用中，100nF 电容的寄生电感在 1GHz 以上会导致阻抗上升，此时需要使用 10nF 甚至 1nF 的小容量电容，因为它们的 SRF 更高，可与紧贴芯片的布局相结合，或者与 1μF 或 10μF 的电容组合使用，以应对大电流瞬态，其中大容量电容负责低频补电，小容量电容负责高频滤波，例如 1μF 加 0.1μF 的组合效果就很不错。如果主要是低频噪声，100nF 电容对 kHz 级噪声的阻抗过高，滤波效果不佳，此时可组合使用 10μF 甚至 100μF 的电容，大容量电容在低频滤波方面效果更好。