搞定运放驱动容性负载振荡问题：ADC 前端稳定化设计技巧

出处：网络整理发布于：2026-07-13 15:47:40

本文围绕精密运算放大器驱动高分辨率 ADC 展开了全面的选型与设计讲解，对于电子工程师在实际应用中具有重要的指导意义。
　　首先，区分 SAR、Δ - Σ 两类 ADC 的应用场景差异是关键。在测试测量领域，逐次逼近寄存器 (SAR) 与 Δ - Σ ADC 混合使用。SAR ADC 常见于参数测量装置、存储器测试仪和电池化成测试仪等；而 Δ - Σ ADC 通常用于振动分析、数据采集和科学仪器仪表。高精度称重秤更适合采用 Δ - Σ ADC，因其分辨率更高；消费级和低端型号则依靠 SAR 架构来限度降低功耗。同样，数据通信光模块倾向于使用 SAR ADC，而电信光模块多采用 Δ - Σ ADC，尽管这两类应用同属数据中心领域。
　　从电路拓扑入手，同相 / 反相架构在带宽、输入阻抗、增益误差等方面存在显著区别。反相电路配置能避免共模调制误差，不需要很高的共模抑制比，但会降低输入阻抗，且反馈电阻会引入增益误差。非反相配置通常能提供高得多的输入阻抗。运算放大器的闭环带宽或有效带宽取决于噪声增益（或非反相增益），而不是信号增益。例如，TI 的 OPA325 增益带宽积为 10MHz，在正单位增益（缓冲器）配置下，带宽为 18MHz，超出的带宽来自增益峰化，这是由输入电容和开环输出阻抗引起的。在信号增益为 –1，噪声增益为 1 的情况下，呈现出这样的带宽特性。而在噪声增益为 2 时，电路带宽约为 6.7MHz，约为缓冲器带宽的三分之一，且增益越高，增益峰化越低。
　　开环增益 (Aol) 对直流增益精度起着重要作用。在 12 位系统中，Aol 必须至少为 78dB（即 8,192），现代通用运算放大器几乎都能达到这一要求。若要达到 16 位精度（在噪声增益为 2 的情况下）， Aol 必须达到 102dB，这在大多数情况下都需要使用精密器件。需要注意的是，Aol 也取决于输出负载，因为末级增益取决于 gm × RL，在反相电路中，反馈电阻器是负载。
　　运算放大器规格表列出了输出摆幅，对于互补金属氧化物半导体 (CMOS) 器件，摆幅通常离电源轨 10mV 至 20mV。为确保运算放大器保持在线性区域，需关注 Aol 规格的条件，以确定允许的电压摆幅。由于 ADC 具有高输入阻抗，因此应关注负载条件。例如，OPA328 在 10kΩ 负载下的电压输出摆幅为 ±100mV，当与采用 3.3V 单电源的 ADS8860 搭配使用时，OPA328 的线性范围为 0.1V 至 3.2V，而 ADS8860 的输入范围为 0V 至 3.3V，造成了码值浪费。使用 LM7705 负偏置发生器 (–0.23V) 并将正电源提高至 3.5V，可解决此问题，有效输出范围变为 –0.1V 至 3.4V，完全覆盖 ADS8860 的输入范围，且不违反其额定值（–0.3V 至 3.6V）。
　　在驱动高分辨率 ADC 时，运算放大器噪声起着至关重要的作用。低噪声放大器有助于为整个系统实现更高的有效位数 (ENOB)，即运算放大器噪声越低，ENOB 的劣化就越小，精度也越高。需注意，低噪声放大器通常需要较高的静态电流，而静态电流又与带宽成正比。在电流相同的情况下，双极性运算放大器能实现更宽的带宽（或者说效率更高）。仿真显示，OPA328 在正单位增益下的总噪声为 47?Vrms，在反相增益 2（噪声增益）下约为 83?Vrms；而使用 OPA325 得到的噪声分别为 39?Vrms 和 55?Vrms。虽然选择噪声的运算放大器看似理所当然，但必须记住，低噪声放大器的噪声表现还取决于其带宽。仿真总噪声 (RMS) 是分析中的关键一环，也是提升系统 ENOB 的一个简便途径。
　　运算放大器的偏移电压是误差来源之一，会影响系统精度。在 5V 满量程电压范围下，ADS8860（16 位）的量化误差为 5 / (2^16 + 1)，即 76?V。为避免量化误差并保持系统精度，应将目标设定为 LSB 的一半，即 38?V。虽然输入偏移电压可以通过校准消除，但偏移电压漂移的校准方法更为复杂。汽车和井下钻探等应用对温度的要求远高于实验室和现场仪器仪表、测试测量以及医疗仪器。现代高精度运算放大器采用零漂移或 e - trim 等技术，具有极低的偏移电压和漂移，其数值远低于理想的 LSB 值，有助于实现更高的系统精度。
　　具有高转换率、低输出阻抗和高相位裕度的宽带宽放大器趋稳更快。驱动 ADC 时，应选择趋稳时间能达到所需分辨率并与 ADC 的采集时间相匹配的运算放大器。降低采样率有助于放宽对运算放大器趋稳时间的要求。理想情况下，运算放大器应趋稳在 ADC LSB 的一半内，以避免误差。不过，很少有运算放大器数据表会规定高达 16 位 (0.0015%) 的趋稳时间。开环输出阻抗是一项常被忽视的规格，低开环输出阻抗意味着相位裕度更高，进而意味着趋稳时间更快。此外，开环输出阻抗的形状也会影响电路稳定性，平坦（阻性）的开环输出阻抗运算放大器更易于补偿。运算放大器输出端的电荷桶式电阻器 - 电容器滤波器会引入一个极点，降低相位裕度，但同时能化采样期间的输出压降。根据极点位置的不同，可能会观察到过大的振铃（过冲），从而影响趋稳时间。
　　优化电路的趋稳时间和噪声性能，不能以牺牲稳定性为代价。本文讨论的运算放大器均具有低且平坦的开环输出阻抗，这大大简化了补偿设计。运算放大器的稳定性至关重要，如果运算放大器不稳定或处于不稳定的边缘，出现严重振铃和过冲，其他一切都无从谈起。
　　选择运算放大器作为 ADC 驱动器，必须从具体应用出发。便携式测试测量设备、医疗器械和条码扫描仪都依赖低功耗；而天然气勘探、位移测量及半导体测试设备则需要更高的分辨率，因而需要低噪声精密运算放大器。在为给定 ADC 选择运算放大器时，没有万全之策，只能针对某方面进行优化，并在其他方面做出取舍。