稳定的四晶体管定时器电路图
出处：HIGHWAY 发布于：2011-01-18 00:00:00 | 2748 次阅读
稳定的四晶体管定时器电路如下图所示，在集成电路定时器的应用中，有时会同到噪声脉冲干扰而使定时器产生伪定时周期。该电路平时所有晶体管都断开时，C被充电，直至Tr2导通，其它三个晶体管也随之导通，然后C放电至0.6V,Tr2随其它晶体管截止，C又被充电……，产生振荡。S1闭合可使停止振荡。
0次
上一篇：晶闸管可控硅可控整流电路图
下一篇：单结晶体管构成晶闸管触发电路图
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
