在高速运放电路的设计中，常常会看到在运放输入引脚间并联电阻的情况。那么，高速运放输入引脚为什么要并联电阻呢？下面我们就来详细探讨一下。
　　理想运放与现实差距
　　在学习运放时，老师常提到 “虚短” 的概念，即同相端（V+）和反相端（V-）电压几乎相等（V+ = V-），就如同两个水杯的水面始终保持一样高。这是基于 “理想运放” 的设定，理想运放具有响应速度无限快（信号输入后，输出立刻变化）和开环增益无限大（一点点电压差就能驱动输出）的特点。
　　然而，在现实中，运放并非理想状态，它就像一个 “慢吞吞的快递员”。信号从输入到输出，需要经过运放内部的 “处理中心”，包括放大电路、补偿电路等，这必然会产生时间延迟。而且，随着信号频率的升高（信号变化速度加快），运放的 “处理能力”（开环增益）会变差，还会出现相位滞后的现象。
　　高频时虚短失效带来的问题
　　当信号频率处于较高水平（例如 MHz 级别）时，运放的 “延迟” 问题就会凸显出来。此时，V + 电压突然发生变化，而 V - 还来不及做出反应（V+ ≠ V-），从而出现 “瞬时电压差”（Vid = V+ - V-）。
　　更糟糕的是，运放输入引脚自带 “小电容”（Cin），它与反馈电阻（Rf）组成了 “减速带”，即 RC 低通滤波器。这会使信号传输速度变慢，相位滞后更加严重。相位滞后就如同汽车刹车时刹车距离不够，如果刹车距离（相位裕度）足够长，汽车就能平稳停下；但如果距离太短（相位裕度过小），就会出现 “急刹车” 的情况，信号会出现 “过冲”（电压突然冲高）、“振铃”（来回波动），甚至可能导致 “失控撞墙”（自激振荡）。
　　并联电阻的作用
　　在 V + 和 V - 间并联一个电阻（例如图中的 R5 = 10kΩ），其核心作用是当 V + 电压发生突变时，无需等待运放进行 “慢吞吞的处理”，可以直接通过电阻 “抄近路” 将变化传递到 V-。这就好比在网购时，除了正常的快递（反馈环路），还额外增加了一个 “闪送”（并联电阻），提前告知 V-：“V + 发生了变化，你要赶紧跟上！”
　　通过这种方式，V + 和 V - 之间的 “瞬时电压差”（Vid）会变小，运放输出也无需进行 “剧烈摆动” 来纠正误差，从而有效减少了过冲和振铃现象。
　　效果对比
　　从实际的波形对比中可以明显看出并联电阻的效果。在没有并联电阻时，输出电压尖峰特别高，信号 “晃来晃去”，稳定性较差，就像过山车一样；而在并联电阻后，蓝色波形的尖峰明显变小，信号趋于平稳，瞬态响应更加干净。
　　并联电阻的 “副作用”
　　虽然并联电阻能够解决稳定性问题，但它也存在一些小缺点，在设计时需要进行权衡：
　　加重前级负担：电阻会使运放输入阻抗降低，相当于给前级信号源 “增加了一个负载”，可能导致信号幅度变小。因此，当前级信号源带负载能力不足时，需要特别注意。
　　引入微小直流误差：运放本身存在 “输入失调电压”（Vos，例如几 mV），它会通过电阻产生小电流（I = Vos / R），最终在输出端叠加一个微小的直流电压，从而影响直流精度。
　　增加热噪声：电阻会产生热噪声，其大小与电阻值和温度有关。这些噪声被运放放大后，可能会使小信号变得 “不干净”。对于对噪声敏感的电路，需要选择精度较高的电阻。
　　总结
　　在高速电路中，当信号频率较高（MHz 以上）且出现过冲 / 振铃现象时，可以尝试并联电阻（一般取值范围为 1kΩ ~ 100kΩ，具体数值需要根据运放的 datasheet 进行调整）。而在低频电路中，对于直流或低频信号（kHz 以下），运放的 “延迟” 可以忽略不计，“虚短” 基本成立，此时添加电阻反而会显得多余。

　　最后，我们可以思考一下，如果电阻取值过小（例如 100Ω），会出现什么情况呢？提示：输入阻抗会变得很低，前级信号源可能 “带不动”。