在电子电路设计中，NPN 三极管控制的 Boost 升压电路是一种常见且重要的电路结构。本文将详细探讨该电路的工作原理、测试过程以及电感选取的相关要点。
　　电路工作原理
　　此 Boost 升压电路采用 NPN 三极管进行控制。当 NPN 闭合时，后级短路，输入电压直接加在电感上，电感开始存储能量；当 NPN 打开时，输入电源和电感共同作用。手册中提到有一个 3A 的 NPN 三极管，理论上电感上电流应为 3A，但由于后级电容的储能放能作用，输出电流最大不到 1A。从功率角度计算，5 - 12V 的升压过程，输入 3A，输出约 1 点多 A，这基本符合能量守恒定律。
　　测试过程
　　输出负载电流与反馈电阻计算：在 5 - 12V 升压过程中，输出负载电流最大为 800mA，同时还涉及到反馈电阻的计算公式。然而，手册中对于输出的几个电阻用途存在疑问，推测可能是用于测试功率的。
　　芯片功能拓展：该芯片除了实现 Boost 升压，还能用于 FlyBack 反激电源的设计。
　　原理图与 PCB 设计：设计的是 5V 升压到 12V 的 Boost 电路，在设计过程中，电感的布局有一定要求，电感下面最好不要铺铜，背面也应避免铺铜，以减少干扰。
　　焊接测试：焊好所有器件后进行测试，输出电压约为 11.9V，但电流出现异常。带载 22 欧姆电阻时，电流应为 0.54A，但芯片无法工作；带载 33 欧姆电阻时，电流为 0.36A，芯片工作一会后，电感和芯片都会异常发热。经过分析，很可能是电感选型不当，所选的 CDRH74 型号电感额定电流太小。同一封装的电感，不同型号的额定电流也有所不同，这里的电感电流即为 Boost 的输入电流，通常较大。
　　后续测试：更换为 8040 封装的贴片电感后，情况有了明显改善，电感不再发热，电流也能正常上升。进一步测试不同阻值的负载电阻，发现随着负载电阻增大，电感的纹波逐渐减小，效率也有所提高。但按照官方的 EDA 案例分析，当前电感的感值和饱和电流参数选取仍存在问题，输入电流明显超过了电感的饱和电流，导致电感器性能下降。
　　电感选取分析
　　大电感
　　优点：大电感能显著降低电流纹波，这对于噪声敏感的电路（如射频模块、精密 ADC）至关重要。例如，在 Buck 电路中，若输入电压为 12V，输出 5V，开关频率 500kHz，当电感值从 1μH 增加到 4.7μH 时，纹波电流可减少约 80%。大电感还更容易维持 CCM 模式，避免 DCM 模式下的效率损失和输出电压波动。
　　局限性：大电感占用更多 PCB 空间，尤其在高功率应用中，电感体积可能成为设计的瓶颈。例如，100μH 的功率电感体积可能是 10μH 电感的 3 倍以上。在负载突变时，大电感需要更长时间调整电流，可能导致输出电压超调或欠调。大电感还可能需要更高的饱和电流规格，否则在高负载时可能因磁芯饱和而失效。
　　小电感
　　优点：小电感体积小、成本低，更适合便携式设备（如手机、TWS 耳机）。小电感允许更高的 di/dt，在负载突变时能快速调整电流。在 DCM 模式下，小电感的开关损耗可能更低，适合低功耗应用场景（如 IoT 设备待机模式）。此外，小电感的 DCR 会比较小，导通损耗小，效率会提高，且饱和电流高，在同样的给定动态性能要求下，输出电容可以小一些。
　　缺点：小电感会导致更大的电流纹波，增加输出电容的负担，并可能引发 EMI 问题。轻载时容易进入 DCM 模式，导致输出电压纹波增大，环路稳定性变差。
　　权衡：在实际应用中，需要根据具体的应用场景进行电感的权衡选择。高功率设备（如服务器电源）应优先选择大电感，以降低纹波和损耗；便携式设备（如智能手表）则选择小电感以节省空间，但需优化布局降低 EMI；动态负载场景（如 CPU 供电）则需折中选择电感值，兼顾纹波与瞬态响应。
　　通过本次测试和分析，我们对 NPN 三极管控制的 Boost 升压电路有了更深入的了解，同时也明确了电感选取在电路设计中的重要性。在实际应用中，应根据具体需求综合考虑各种因素，选择最合适的电感，以确保电路的稳定运行和性能优化。