对于刚刚开始或即将开始设计硬件电路的人来说，网络上众多关于硬件电路的经验和知识往往让人眼花缭乱，像信号完整性、EMI、PI 设计等概念很容易让人晕头转向。别着急，下面将为大家详细梳理硬件电路设计的各个方面。
　　硬件电路设计总体思路
　　明确框架架构：设计硬件电路时，首先要搞清楚大的框架和架构。这可能是老板、老师已经规划好，自己只需具体实现；也可能需要自己设计框架，此时要明确要实现的功能，并寻找能实现同样或相似功能的参考电路板。有经验的工程师都懂得借鉴他人成果，这能节省大量时间和精力。
　　理解参考设计：若找到参考设计，先不要急于复制，而是要仔细看懂理解。这样既能提高自己的电路理解能力，又能避免设计中的错误。
　　无参考设计的应对：如果没有找到参考设计，那就先确定大 IC 芯片，查找其 datasheet，查看关键参数是否符合自己的要求。能否准确识别关键参数以及理解这些参数，体现了硬件工程师的能力，这需要长期积累。在此过程中，要善于提问，有时别人的一句话就能让你豁然开朗。
　　设计的主要部分：硬件电路设计主要包括原理图、PCB 和物料清单（BOM）表。原理图设计是将前面的思路转化为电路原理图，类似于教科书上的电路图。PCB 则是根据原理图转化而来的网表，将具体的元器件封装放置在电路板上，并进行布线。完成 PCB 布局布线后，需要归纳用到的元器件，这就用到了 BOM 表。
　　设计工具选择：Protel（即 Altium）容易上手，在国内比较流行，适合初入门的设计者，应付一般工作足够。无论使用简单的 Protel 还是复杂的 Cadence 工具，硬件设计的大环节都是一样的，只是操作方式有所不同。Protel 是 post - command 型操作，类似 Windows；而 Cadence 的产品 concept & allegro 是 pre - command 型操作，习惯了 Protel 再使用 Cadence 工具可能会不习惯。
　　硬件电路设计流程
　　原理图库建立：要在原理图上放置新元件，必须建立该元件的库。库中主要定义了元件的管脚定义及其属性，并以图形形式表示，常见的是矩形代表 IC BODY，周围的短线代表 IC 管脚。Protel 创建库很简单，且很多元件都有现成的库，使用起来非常方便。同时，要搞清楚 ic body、ic pins、input pin、output pin、analog pin、digital pin、power pin 等的区别。
　　原理图画图：有了充足的库后，就可以按照 datasheet 和系统设计的要求，通过 wire 将相关元件连接起来，并在相关地方添加 line 和 text 注释。wire 有电气属性，用于连接相同网络；line 没有电气属性，用于注释图形。此时，要搞清 wire、line、bus、part、footprint 等基本概念。
　　生成 netlist：完成原理图画图后，就可以生成 netlist，它是原理图与 PCB 之间的桥梁。电脑需要将原理图转化为 netlist 这种它能认识的形式，再处理转化为 PCB。
　　进行 ERC 检查：得到 netlist 后，不要急于画 PCB，先进行 ERC（电气规则检查）。它能排查一些原理图基本的设计错误，如多个 output 接在一起等问题。但不能过分依赖工具，还需仔细检查自己的原理图，因为工具不能理解你的系统，只是根据基本规则排查。
　　确定板框大小：从 netlist 得到 PCB 后，要先确定板框大小。在 keepout 区（或 mechanic 区）画板框，这将限制布线区域。需要考虑板长、板宽，有时还需考虑板厚，同时也要考虑叠层，例如板总共 4 层，顶层走信号，中间第一层铺电源，中间第二层铺地，底层走信号。
　　元件布局：确定完板框后，进行元件布局，这一步非常关键，往往决定了后期布线的难易程度。要考虑哪些元器件该摆正面，哪些该摆背面，这需要综合多方面因素考量。自己画了原理图，对元件功能有清晰认识，自然能更好地进行元件摆放。对于初学者，要注意模拟元件和数字元件的隔离，以及机械位置的摆放，同时关注电源的拓扑。
　　布线：布线与布局往往是互动的。有经验的人在开始就能预判哪些地方能布线成功，若有些地方难以布线，可能需要改动布局，对于 FPGA 设计还可能需要改动原理图来使布线更顺畅。布线和布局涉及的因素很多，在高速数字部分，由于信号完整性问题会变得复杂，且这些问题难以定量计算。在信号频率不是很高的情况下，应以布通为第一原则。
　　DRC 检查：布线完成后，要用 DRC（设计规则检查）进行检查。DRC 会标注布线完成覆盖率以及规则违反的地方，要按照标注一一排查修正。
　　后续处理：有些 PCB 还需要加上敷铜（可能会增加成本），将出线部分做成泪滴（工厂也许会帮忙添加）。最后将 PCB 文件转成 gerber 文件就可交付 PCB 生产（有些直接给 PCB 也可以，工厂会帮忙转 gerber）。
　　准备 BOM 表：要装配 PCB，需要准备 BOM 表，一般可直接从原理图中导出。但要清楚原理图中哪些元件该上，哪些不该上。对于小批量或研究板，用 Excel 自己管理比较方便；大公司往往使用专业软件管理。对于新手，第一个版本不建议直接交给装配工厂或焊接工厂将 BOM 料全部焊上，最好根据 BOM 表自己准备好元件，等板来了之后，一步步上元件、调试。
　　硬件电路调试
　　初步检查：拿到板后，不要急于供电看功能，硬件调试不可能一步完成。先用万用表检查关键网络是否正常，主要查看电源与地之间是否短路，尽管生产厂商已经做过测试，但自己亲自检查还是很有必要的，这能避免后续很多麻烦。IO 短路一般不会造成严重后果，但电源短路就可能会引发灾难性问题。
　　检查电源输出：如果电源网络没有短路，接着检查电源输出是否是理想的值。对于初学者，调试时最好一件件芯片上，第一个上的就是电源芯片。
　　处理电源短路问题：如果电源网络短路，要仔细查看原理图是否存在问题，同时结合割线的方法一步步排查短路的位置，确定是 PCB 的问题、装配的问题还是自己设计的问题。
　　检查电源芯片输入：如果电源芯片没有输出，要检查电源芯片输入是否正常，还需要检查使能信号、分压电阻、反馈网络等。
　　处理电源输出值异常问题：如果电源芯片输出值不在预料范围，且偏差较大（如超过 10%），先查看分压电阻，这两个分压电阻一般要用 1% 的精度；同时检查反馈网络，它也会影响输出电源的范围。
　　用示波器检查电源输出：电源输出正常后，有条件的话用示波器检查电源的输出跳变是否正常，抓取开电的瞬间，查看电源从无到有的情况，这对于专业人士来说是很有必要的。
　　电源设计
　　电源设计是整个电路板最重要的一环，电源不稳定，其他功能都无法正常实现。在电源设计中，常见的是从一个稳定的 “高” 电压得到一个稳定的 “低” 电压，即 DC - DC（直流 - 直流）。直流 - 直流中常用的电源稳压芯片有两种，一种是 LDO（低压差线性稳压器），另一种是 PWM（脉宽调制开关电源，也称开关电源）。
　　线性稳压电源的工作原理：线性稳压电源的目的是从高电压 Vs 得到低电压 Vo。Vo 经过两个分压电阻分压得到 V +，V + 被送入误差放大器的正端，放大器的负端 Vref 是电源内部的恒定参考电平。放大器的输出 Va 连接到 MOSFET 的栅极来控制其阻抗，Va 变大时，MOSFET 的阻抗变大；Va 变小时，MOSFET 的阻抗变小。MOSFET 上的压降为 Vs - Vo。当 Vo 变小时，V + 变小，Va 变小，MOSFET 的阻抗变小，压差变小，从而将 Vo 上抬；反之，当 Vo 变大时，V + 变大，Va 变大，MOSFET 的阻抗变大，压差变大，抑制 Vo 变大。
　　　图 1：线性稳压电源内部结构的简单示意图
　　开关电源的工作原理：开关电源通过一定占空比的方波 Vg1、Vg2 推动上下 MOS 管，Vg1 和 Vg2 反相，上 MOS 管打开时，下 MOS 管关闭；下 MOS 管打开时，上 MOS 管关闭。由此在 L 左端形成一定占空比的方波电压，电感 L 和电容 C 可看作低通滤波器，方波电压经过滤波后得到稳定电压 Vo。Vo 经过 R1、R2 分压后送入误差放大器的负端 V +，误差放大器的输出 Va 作为 PWM 放大器的正端，PWM 放大器的输出 Vpwm 是有一定占空比的方波，经过门逻辑电路处理得到两个反相的方波 Vg1、Vg2 来控制 MOSFET 的开关。误差放大器的正端 Vref 是恒定电压，PWM 放大器的负端 Vt 是三角波信号，Va 与三角波的关系决定了方波信号 Vpwm 的占空比，Va 高，占空比就低；Va 低，占空比就高。当 Vo 上升时，V + 上升，Va 下降，Vpwm 占空比下降，经过门逻辑后，Vg1 的占空比下降，Vg2 的占空比上升，Vp 占空比下降，导致 Vo 降低；反之亦然。
　　　图 2：开关电源工作原理示意图
　　线性稳压电源和开关电源的比较：线性稳压电源内部结构简单，反馈环路短，所以噪声小，瞬态响应快，但由于输入和输出的压差全部落在 MOSFET 上，效率较低，一般用于小电流、对电压精度要求高的应用。开关电源内部结构复杂，影响输出电压噪声性能的因素多，反馈环路长，噪声性能低于线性稳压电源，瞬态响应慢，但 MOSFET 处于完全开和完全关两种状态，除了驱动 MOSFET 和 MOSFET 内阻消耗的能量外，其他能量基本都用于输出，效率较高。
　　高速信号认识误区及示波器选择
　　高速信号判断误区：高速看的是信号沿，而不是时钟频率。一般时钟频率高的信号上升沿快，可当作高速信号，但时钟频率低的信号，如果上升沿依然快，同样要按高速信号处理。因为信号上升沿包含高频信息，设计不好可能会出现上升沿过于缓慢、有过冲、下冲、振铃等现象。例如，I2C 信号在超快速模式下，时钟频率为 1MHz，但规范要求上升时间或下降时间不超过 120ns，很多板的 I2C 信号就过不了关。所以，更应该关注信号带宽，根据经验公式，带宽与上升时间（10% ~ 90%）的关系为 Fw * Tr = 3.5。
　　示波器选择要点：很多人只注意示波器的采样率，而忽略了带宽，其实带宽是更重要的参数。有人认为只要示波器采样率满足超过信号时钟频率的两倍就行，这是错误理解了采样定理。采样定理针对的是带限信号，与现实中的数字信号不符。要捕获高速信号，不能让其高频分量失真太多，示波器带宽指标与此密切相关。理论上 5 倍于信号带宽的示波器捕获的信号比原信号损失不到 3%，如果要求损失更宽松，可以选择更低端的示波器，3 倍于信号带宽的示波器能满足大多数要求，但不要忘了探头的带宽。
　　图 3：相关原理示意图