摘 要： 论文系统设计采用DSP+单片机的双CPU体系结构方案，DSP主要是负责数据的处理，单片机主要是负责系统的输入输出控制，两者相结合实现了互补的优势，充分发挥了各自的特长。论文将研究数字信号处理芯片在导航系统导航计算机的应用，提出了单片机、DSP以及大规模可编制逻辑器件构建导航计算机系统硬件的全新方法。

　　1 引言

　　目前在我国的捷联惯导系统一般都是Intel系列等通用型处理器为硬件来处理导航系统产生的大量实时的数据。伴随着科技技术的发展，出现了运算能力极为强大的数字信号处理器（DSP），它是专门为快速实现各种数字信号处理算法而设计的，它具有特殊结构的微处理器。

　　DSP芯片中集成了内部RAM 和ROM 等存储器、直接存储器、访问控制器、丰富的端口资源等部件，采用先进型流水线读取指令技术和哈佛结构技术，芯片中集成了逻辑单元、硬件乘法器，多数指令可以在单个指令周期内来完成操作，使数据的处理速度大大提高。具有高、速度快、成本低、体积小、可靠性高以及抗干扰能力强等优点。可以充分地满足捷联式惯性导航系统对数字硬件平台CPU 内核的要求。

　　2 系统总体设计方案

　　导航计算机是捷联惯导系统的中心处理器，在系统中处于非常重要的地位，导航计算机的任务有三类：1）数据的采集；2）数据的处理与运算；3）导航数据的输出。数据采集包括了采集惯性测量元件的输出信号，接受外部的系统和信息。数据与处理运算包括了惯性测量元件的初始对准、误差补偿，在线校正滤波和导航参数解算等。导航计算机重要基本的的工作就是进行导航计算，按照提前设定的误差修正算法和导航算法能够计算出当前姿态以及速度，导航计算机的运算实时性和精准度是它的两个重要的性能指标。传统的捷联式惯性导航系统大多数是以Intel系列等，都是一些通用处理器，作为导航计算机的硬件。这种比较传统的捷联惯导系统都是由集成度低、运算速度较慢等问题的影响，从而使得系统实现起来功耗较大、电路结构复杂、体积较大、因此无法更好地满足惯性导航系统的实时性、高要求。本系统采用DSP+单片机的双CPU的设计方案，DSP主要是负责导航数据的处理，单片机负责系统的I/O接口和外部接口设备控制。

　　DSP芯片的选择应该根据实际的应用系统来确定，终选用IT公司的TMS320VC33-120型DSP作为导航计算机的处理器。TMS320VC33-120芯片的运算速度比较快，工业级主能够达到60MIPS,可以在周期内对浮点数据或者定点数据进行实现并行的ALU和乘法运算操作。该芯片的运算能力能够满足导航计算机性能的需要。

　　TMS320VC33-120芯片的运算非常高，芯片的浮点为DSP芯片，累计器为40位、字数长度为32位，可以进行32/40位的浮点操作数和16/32整数的操作，都能够满足导航解算的要求。TMS320VC33有一个40/32位的浮点/整数乘法计算器，这个乘法器可以在单周期内完成24位整数以及32位浮点数的乘法，为了达到更好的性能，可以采用并行的指令在周期内完成ALU和乘法的运算操作，当乘法器进行浮点的乘法时，输入是32位的浮点值，而输出则是40位的扩展浮点数，整数乘法的时候输入数据24位，而输出的数据则是32位。TMS320VC33的整数/浮点数的算数逻辑运算单元ALU可以进行32位整数、40位浮点数以及32位逻辑数。内部的桶形移位寄存器可以在单周期内进行32 位的右移和左移。内部总线CPU1/CPU2以及REG1/REG2可以从存储器中取两个从寄存器和操作数中取两个操作数，这就会使四个操作数进行加减和乘除的运算可以在单周期内来完成。在DSP的导航计算机中，由于接收的数据是模拟信号，而DSP能处理的信号必须是数字信号，因此需要将模拟信号转化为数字信号。

　　AD转换器的性能直接影响到DSP导航计算机的，本系统采用TI公司的AD芯片ADS1258,它是一款高、低功耗、低噪音的16通道24位模数转换器，其内部集成了多路复用器、模拟低通滤波器、数字滤波器等功能。内部包含多种控制寄存器，通过不同的配置可以得到不同的A/D采样速率、采样模式、A/D转换等。根据设计需要，单片机选用AT89C51,它是一种带4K 字节FLASH 存储器（FPEROM-Flash Programmable and Erasable Read OnlyMemory）的低电压、高性能CMOS 8位微处理器，AT89C2051是一种带2K字节闪存可编程可擦除只读存储器的单片机。

　　单片机的可擦除只读存储器可以反复擦除1000次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。

相关资料：

基于DSP的导航计算机硬件设计分析（二）