制数据。mc145151也工作在设计频率范围内:12.0mhz至12.5mhz。选择1mhz晶振用于mc145151 pll,divide-by-r配置为000 (divide-by-8)。得到的pll步长是125khz (1mhz / 8 = 125khz)。pll 的divide-by-n设置为00000001100xxx。divide-by-n设置为5个数值中的一个(最后三位由adc的数字输出设置)。得到的5个数值是96、97、98、99和100。 本设计使用minicircuits pos-25 vco,因为它在12.0mhz至12.5mhz范围内保持线性。 另外,四路双输入与非门ic (74hc00)和双路4位计数器(74hc393)为adc增加时序逻辑,将max176配置为连续转换状态。8位移位寄存器(74hc595)用来移出并行格式的adc数据。带缓冲的可调比例、3位r2r dac可缩短锁定时间,并放宽锁相环对滤波器指标要求。用r2r梯形结构实现分立的3位dac,dac的标称输出对进入vco的电压进行微调。求和放大器(max474)用来对三个电压求和,分别是