1. 引言

　　本文设计的50MHz/250W 功率放大器采用美国APT公司生产的推挽式射频功率MOSFET管ARF448A/B进行设计。APT公司在其生产的射频功率MOSFET的内部结构和封装形式上都进行了优化设计，使之更适用于射频功率放大器。下面介绍该型号功率放大器的电路结构和设计步骤。

　　2．50MHz/250W射频功率放大器的设计

　　高压射频功率放大器的设计与传统低压固态射频功率放大器的设计过程有着显著的不同，以下50MHz/250W功率放大器的设计过程将有助于工程技术人员更好的掌握高压射频功率放大器的设计方法。

　　2.1射频功率MOSFET管ARF448A/B的特点

　　ARF448A和ARF448B是配对使用的射频功率MOSFET，反向耐压450V，采用TO-247封装，适用于输入电压范围为75V－150V的单频C类功率放大器，其工作频率可设置为13.56MHz、27.12MHz和40.68 MHz。ARF448A/B的高频增益特性如图1所示。从图中可以看出，当频率达到50MHz时，ARF448的增益约为17dB。

　　2.2 设计指标

　　50MHz/250W功率放大器的设计指标如下：

　　（1）工作电压：>100V；（2）工作频率：50MHz；

　　（3）增　　益：>15dB；（4）输出功率：250W；

　　（5）效　　率：>70%；（6）驻波比：>20:1；

　　2.3 设计过程

　　功率放大器的输入阻抗可以用一个Q值很高的电容来表示。输入电容的取值可以参照相应的设计表格，从中可以查出对应不同漏极电压时的电容取值。当ARF448的漏极电压为125V时，对应的输入电容值为1400pF。输入阻抗取决于输入功率、漏极电压以及功率放大器的应用等级。单个功率放大器开关管负载阻抗的基本计算公式如式（1）所示。

　　注意，利用公式（1）可以准确的计算出A类、AB类和B类射频功率放大器的并联负载阻抗，但并不完全适用于C类应用。对于C类射频功率放大器，应当采用式（2）：

　　可以算出，当Vdd为150V时，Rp的取值相当于Vdd为50V时的9倍，这对输出负载匹配非常有利。但是，需要注意的是，此时功率MOSFET输出电容的取值并没有发生明显的变化。由于高压状态下的并联输出阻抗显著增大，输出容抗也将显著增大。换句话说，此时输出容抗将起主要作用。因此，在设计过程中，应当采取相应的措施克服输出容抗的作用。

　　推挽工作过程需要一个平衡电路，每个开关管的漏极均与一个双股扼流电感相连，采用这样的结构有利于磁通的平衡。

　　综合考虑输出功率和坏工作条件，Vdd应取为125V。这样，每个开关管将提供125W的输出功率，与1400pF的输出电容Cos并联的漏极阻抗为90欧姆。可以采用增加分流器或串联电感的方法对输出电容进行补偿。由于已经在开关管的漏极上采用了双股扼流电感，因此输出电容补偿措施可以考虑采用串联补偿电感。

　　为了使漏极阻抗呈纯阻性，应当在开关管的漏极上串联电感。Rp可以通过公式（2）计算得到，而Cos是Vdd的反函数。计算出Rp和Xcos之后，选取适当地串联电感，可以实现共扼匹配，如图2所示。其中，Cop与并联输出阻抗Cos有关。

　　通过公式（2）可以计算出Rp等于90欧姆，输出电容为125pF。在50MHz频率下，电抗Xcos为－j25.4欧姆。由此可以算出Rs为6.6欧姆，而所需的取值为6.25欧姆。这就需要将漏极电压稍稍调低或者将输出功率

　　稍稍调高即可获得所需的取值。但是，在实际工作过程中，如果不能通过调整漏极电压或输出功率的方法获得所需的串联等效阻抗值，可以考虑在开关管上并联一个电容以增大Cos的取值，这样Ls的取值也将相应的变化。增大Ls使Xcos过补偿可以增大有效Rs值。如果在负载端增加一个分流电容，可以增大有效Rs值。图3中的电容C8就是这个分流电容。这样，电感、分流电容和输出电容就构成了一个π形网络。

　　尽管功率放大器的DC非常高，但是由于工作频率高达50MHz，MOSFET的输入电容将使其输入阻抗呈现射频短路状态。虽然可以通过增加匹配网络来实现阻抗匹配，但是匹配网络的Q值将很高，其成本也将大大提高。适宜的方法是采用一个简单的电感网络来控制变换过程。

　　输入阻抗在功率放大器工作过程中并不是固定不变的，由于密勒电容效应的作用，输入阻抗的变化范围将相当大。

　　图3是50MHz/250W功率放大器的电路原理图。门极匹配通过变压器和调谐网络实现。变压器可以提供推挽结构所需的平衡输入。推挽结构可以使单个MOSFET的有效输入阻抗增大约四分之一。注意，变压器次级不能悬空，应通过接地电阻接地。输出电路采用前面提到的串联补偿方法，大电感用于获得满意的输出电阻匹配效果，电容C8是输出电感网络的分流电容。T2是双股环形分流扼流电感，该电感位于L2/L3补偿扼流电感的低阻抗端，射频电压对它的影响很小，因此不会饱和。输出耦合电容需要承担射频电流，因此需要采用表面积较大的型号。

　　图4为实际电路布局图，该电路采用双面覆铜板，直接固定在散热器上。线路板背面均为表面贴元件。而开关管则通过板上的矩形孔直接固定在散热器的底面。

　　图5和图6所示分别为C类功率放大器在50MHz频率条件下，增益和效率与输出功率之间的关系图。从图中可知，输出功率为150W时的增益，高出设计值约4dB，这主要是因为C类功率放大器工作过程中需要进行压缩，因此实际工作时还是能够满足设计要求的。而效率则出现在输入和输出之间实现共扼匹配的时候。

　　在对实际电路进行检验时，将Vdd以5V步长由110V增大到135V，实验结果清楚地显示增益和效率的值出现在125V时。对电路重调后，将电压范围扩大到100V－150V，也能获得满意的效果，但是此时将可能出现峰值效率的情况。如果进一步扩大电压范围，L2和L3的值就需要作相应的改动。

　　负载冗余测试是在25:1的驻波比条件下进行的。用一根同轴电缆作衰减器，通过调谐电路改变反射系数的相位，结果并未发生不稳定的现象。

　　3. 结论

　　前面介绍了50MHz/250W射频功率放大器的设计方法，该方法可以推广到其他高压射频功率放大器的设计过程中。利用APT公司的专用射频功率MOSFET将极大的简化射频功率放大器的设计过程。