因为电容器的容量不能无限小，所以既要进行小型化处理又要保持其容量是DRAM高集成化的重点。基本电介质的介电常数为ε，电极面积为S，电极间距离为歹，假设电容器的容量为C，则：
   
　　C＝ε×S÷d

　　成立，因此，为了增大电容器的容量，需要增大ε值（使用介电常数较大的绝缘体）、减小d值（使电极间的电介质层尽可能薄）或者增大S值（扩大电极面积）。
 
　　介电常数是根据材料确定的，当初曾使用过5102氧化膜，从1M位的DRAM时代开始，使用称为NO（Si3N4ˉSiO2）的氮化膜。之后曾经专门在扩大电极面积S的方向上发展过，因为逐渐达到其界限，继而又向使用高介电常数的材料上发展，利用了Ta2O5（介电常数约为50）、BST（介电常数为250）等。
 
　　在增大面积S上，曾经从4M位的DRAM开始积极发展过，因为在平面上增大面积存在一定的限制，因而采用了立体结构，其中有一些结构相当复杂，图表示了若干结构复杂的例子。

　　图 DRAM电容器的设计

　　从大方面上分类，电容器的结构分为在底板上叠加电容器结构的堆叠式结构和在底板上穿孔、利用其孔洞的沟道式结构这两种。前者还包括如图（a）所示的形成凹凸的圆柱式以及如图（b）所示的水平方向上形成凹凸的翼状式。初只有一个凹凸面，然后为了增大面积又发展成两端具有多个凹凸的多柱式及多翼式结构，图中也表示了这些类型。正如先前表示的那样，通过利用高介电常数的材料，即使减少面积也可以得到相同的容量，因此，根据这样的方法，减少堆叠式结构的凹凸数，姑且认为可形成扁平器皿状的电容器。
 
　　穿孔的沟道式结构如图（c）所示，在洞的纵深方向没有什么变化，但在纵横比（深度／宽度）上存在较大的变化，目前纵横比为30左右。
 在沟道式结构上，电介质材料的利用还没有什么进展，但这应该是将来发展的方向。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）