令人惊讶的，有时令人眼花缭乱的可用无线标准阵列，具有不同的频率，带宽，协议和格式，为用户提供了前所未有的连接和访问。然而，它还意味着无线系统的工程师在设计或调查问题，性能和选项时面临严峻的挑战。

解决方案似乎显而易见：化专用硬件的使用，而是依赖于软件定义的无线电（SDR）实现和管理尽可能多的发送和接收功能。今天的高性能，低功耗处理器（包括FPGA）及其高速执行复杂算法的能力使这种实时实现变得切实可行。但是，这种解决方案存在现实障碍：难以实现为接收器和发射器信号路径设计宽带模拟电路。结果，大多数宽带SDR使用一组重叠的并行模拟信道，每个信道针对整个频带的特定片段进行优化，并且带宽与每个片段中感兴趣的信号匹配。虽然这种方法在技术上是有效的，但它需要相当大的硬件，PC板空间，功率，当然还有成本。

这是Epiq Solutions（Schaumburg，IL 60173）在开发SDR时面临的两难境地单元，Maveriq?多通道可重配置RF收发器，（图1）平台，结合了多个RF收发器，用于数据记录的内置固态驱动器（SSD），运行Linux的板载Intel x86 CPU以及用于千兆以太网接口的千兆以太网接口高速数据访问。作为针对任务关键型应用的的可重新配置无线电系统的设计者和构建者，他们的目标是为现有的Matchstiq?SDR提供更强大的多通道版本。

图1：Epiq Solutions的Maveriq?多通道可重配置RF收发器在小型封装中提供显着的SDR功能，覆盖100 MHz至6 GHz的调谐范围。

尽管Maveriq具有先进的功能和特性，但它是一个便携式低功耗平台;而以前的解决方案需要大而笨重的硬件配置。结合可立即运行的软件应用程序库，Maveriq可立即用于解决具有挑战性的信号处理要求。这些包括扫描和解码来自基站和移动电话的蜂窝无线电信号;将宽带RF记录到其内部硬盘（SSD）以及RF回放;实现2×2 MIMO（多输入，多输出）波形。

IC实现了新的设计方法

Epiq的工程师能够将这么多性能集成到小型低功耗单元中新型IC，ADI公司的AD9361 RF Agile收发器，专为SDR应用而量身定制。据Epiq执行官兼系统架构师John Orlando称，“AD9361提供了支持我们下一代SDR平台所需的RF灵活性和集成。”观看AD9361射频收发器和支持生态系统视频，该视频简要介绍了该产品。

这款10 mm×10 mm芯片级器件具有双独立通道（图2），具有200 kHz至56 MHz的用户可调带宽和12位A/D和D/A转换器，工作速率高达61.44 MSPS，以及构建跨越70 MHz至6 GHz的信号链所需的其他特性和性能。用户可以“动态”调整关键操作参数，以便与应用要求进行匹配。使用该组件减少了整个模拟前端（AFE）的总体占用空间，同时保持了1 W区域设计的部分功耗，这对于保持产品功率预算至关重要。

图2：ADI公司的AD9361 RF Agile收发器IC集成了2 x 2模拟信号链所需的众多RF功能，同时允许用户编程;从而大大减小了电路板空间，功耗和成本。

整个Maveriq单元（图3）通过一对AD9361支持2×2 MIMO或4通道接收器配置，RF调谐范围从100 MHz到6 GHz，1 kHz步长和2 ms调谐时间。它包括一个具有1 PPS性能的集成GPS接收器，高达1 TB的内置固态硬盘（SSD），支持100 + MB/s（持续）的数据记录，以及用于连接外部系统的千兆以太网。

图3：Maveriq单元包括RF，基带，处理，存储和连接功能，比这个基本框图可以显示更详细和更复杂。

处理功能以a为中心运行Linux的双核Intel x86 CPU，以及用于信号处理任务的FPGA，以及运行时可加载/可执行软件应用程序，所有这些都由用于自定义应用程序的可用软件开发工具包（SDK）提供支持。整个单元仅为9.1“×6.6”×1.7“（23×16.7×4.3 cm），重量为1.9 lbs（0.9 kg），功耗为15 W（取决于FPGA和I/O使用情况）。当然没有合适的射频性能，处理能力不足。接收器的典型噪声系数小于8 dB，典型IIP3为-10 dBm。发送端性能参数（如带宽，调谐和速度）补充了接收端数量，以及+5 dBm的输出功率。虽然AD9361 IC是此设计的关键推动因素，但总是在地平线。某些应用要求将RF性能扩展至20 MHz及以下范围，这超出了AD9361的范围。

此外，选择能够工作低至20 MHz的RF组件（如低噪声放大器（LNA））也是一项挑战，尤其是对于尺寸和功率受限的设计。认为低功耗处理的进步加上大量存储器的可用性以及高速数字I/O和连接（均由摩尔定律驱动）对于可行的小型高性能SDR来说足够简单。实际情况是，接收和发送路径的前端通道同样重要，并且结合模拟处理，滤波和转换的RF IC的开发不仅可以限度地减少算法负担，而且可以实现大部分实际的SDR性能。