了解 MOSFET 通态漏源电阻
出处:维库电子市场网 发布于:2023-11-02 16:42:19
首先,FET 并不真正具有“导通状态”。当未处于截止状态时(我们在此忽略亚阈值传导),FET 可能处于三极管区域或饱和区域。每个区域都有自己的电流-电压关系。然而,我们可以安全地假设“导通状态”对应于三极管区域,因为 R DS(on)与开关电路相关,而不是小信号放大器和开关电路——例如,用于驱动电机或控制继电器——使用截止区域和三极管区域。
但是,三极管区域不仅受电阻控制,而且受一个相当复杂的方程控制:
I_D=\mu_nC_{ox}\frac{W}{L}\left(\left(V_{GS}-V_{TH}\right)V_{DS}-\frac{1}{2}V_{ DS}^2\右)(这是针对 NMOS 器件;PMOS 器件将具有 μ p而不是 μ n。)但是,如果我们忽略 V DS 2项,则方程可以简化如下:
I D = μ n C o x W L( V G S – V T H ) V D S
现在我们确实在漏源电流 (I D ) 和漏源电压 (V DS ) 之间存在线性(即电阻)关系。然而,“电阻”并不是恒定的,就像单纯的电阻器一样;相反,电阻对应于1μnCoxWL _ _ _ _ _ _ _( VGS - VTH ) _ _ _ _
这给我们带来了关于 R DS (on)的重要一点:它受到栅源电压的影响。以下是取自Fairchild NDS351AN MOSFET数据表的示例:
该部件的典型阈值电压为 2.1 V。如果您快速查看 V TH规格和 R DS(on)规格,您可能会认为可以使用 3.3 V 逻辑信号驱动该 FET,并且实现所宣传的导通状态电阻性能。考虑到数据表明确指定了与 R DS(on)规格相对应的栅源电压,这有点粗心;然而,一两个 R DS(on) /V GS数据点并不能体现通态电阻的极端增加,这种情况适用于实际上远高于典型 V TH的栅源电压。因此,这个故事的寓意是 1) 请记住,导通状态(即三极管区域)电阻取决于 V GS,2) 有关详细信息,请参阅 R DS(on)与 V GS的关系图。
此外,导通状态电阻不等于上面给出的三极管区域方程所表示的电阻。后者是 MOSFET 沟道的电阻,而导通电阻包含其他电阻源——键合线、外延层等。电阻特性受制造技术以及 R DS 不同组件各自贡献的影响( on)根据特定设备的预期电压范围而变化。影响通态电阻的另外两个因素是结温和漏极电流,如 NDS351AN 数据表中的这两张图所示:
因此,您可能需要货比三家,花一些时间阅读一些数据表,然后才能找到适合特定开关应用的 MOSFET。
上一篇:MCU 内部振荡器的好与坏
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 提高低功率 AC/DC 转换的效率并减小尺寸2024/4/29 17:02:26
- 串联电路与并联电路的区分2024/4/25 17:15:00
- 查找隔离栅极驱动器的峰值电流2024/4/25 17:07:48
- 使用 GaN IC 离线电源的大容量电容器优化2024/4/24 17:30:57
- 并联电压电池2024/4/23 17:45:00