昨天有人留言说想要知道MOS的开关工作原理和过程，这个我们通常没有去深入了解，只知道大概怎么运作，原理的话有点麻烦，所以我从网上找了一些资料，再结合自己的理解简单的阐述一下，希望对他有所帮助。
    上图为一个简单的钳位感应开关模型,直流电流源Idc代表感应器。在我们通常情况下，开关间隔比较小，它的电流可看作是连续的。在MOSFET截止期间二极管为电流提供了一个回路，设备的漏极终端用一个电池Vout来象征表示。

    MOSFET的导通过程可分为4个阶段，如下图所示：

    个阶段：输入电容从0开始充电到功率MOSFET的阈值电压Vth，阈值电压也叫门槛电压顾名思义就是MOS管开始导通的电压,在这个过程，栅极绝大部分电流都用来给电容CGS充电，也有很小的电流流过电容CGS。当电容CGS的电压增加到门槛电压的极，它的电压就会有稍微的减小。这个过程我们称为导通延迟，这是因为此时器件的漏极电流和漏极电压均未发生变化； 当栅极电压达到开启电压时，MOSFET处于微导通状态。
    第二个阶段，栅极电压从Vth上升到VGS,Miller饱和区。电流如阶段一样流入电容CGS和CGD，电容VGS的的电压将会不断升高。在器件的输出端，漏极电流也不断变大，但是漏源电压基本不变，保持先前水平(VDS,OFF )。从图中的原理图可以看出来。当所有电流都流入MOSFET而且二极管完全截止（pn结能承受反向电压）后，漏极电压必须保持在输出电压水平。
    第三个阶段进入导通，栅极电压（VGS,Miller）已经足够使漏极电流全部通过，而且整流二极管处于完全截止状态。现在允许漏极电压下降。在器件漏极电压下降过程中，栅源电压保持不变。这就是栅极电压波形的Miller平坦区。从驱动得到的可用的所有栅极电流通过电容CGD放电，这将加快漏源电压变化。而漏极电流几乎不变，这是由于此刻它受外部电路（即直流电流源）限制。
    一个阶段MOSFET沟道增强，处于完全导通状态，这得益于栅极的电压已经足够高。终的VGS电压幅度将决定器件终导通阻抗。因此，在第四个阶段，电压VGS从Miller平坦区增大到其值VDRV。这由于电容CGS和CGD的充电完成，因此栅极电流被分成这两部分。在这两个电容充电过程中，漏极电流保持不变，漏源电压也随着导通阻抗的减小而慢慢的减小。

    MOSFET的关断过程也是4个阶段，但是恰好和它的导通过程相反。电压VGS从VDRV开始，电流从负载电流IDC开始。漏源电压由MOSFET的电流IDC和导通阻抗决定，下图所示：

    个阶段是关断延迟，这阶段需要电容CISS从初值电压放电到Miller平坦区水平。这期间栅极电流由电容CISS提供，而且它流入MOSFET的电容CGS和CGD。器件的漏极电压随着过载电压的减小而略微的增大。此阶段漏极电流几乎不变。
    第二个阶段，管子的漏源电压从IDC·RDS(On)增加到终值（VDS(off)）VDS关断电压,它是由整流二极管强制决定的。在这一阶段，即相当于栅极电压波形的Miller平坦区，栅极电流完全是电容CGD的充电电流因为栅源电压是不变的。这个电流由电源级的旁路电容提供而且它是从漏极电流减掉的。总的漏极电流仍然等于负载电流。
    第三个阶段是从二极管的导通的开始的，二极管给负载电流提供另一通路。栅极电压从VGS,Miller降到Vth。大部分的栅极电流来自于电容CGS，因为事实上电容CGD在前一个阶段是充满电的。MOSFET处于线性工作区，而且栅源电压的降低将会导致漏极电流的减小，在这个阶段的漏极电流几乎达到0。与此同时，由于整流二极管的正向偏置漏极电压将维持在VDS(off)。
    一个阶段是截止过程，器件的输入电容完全放电。电压VGS进一步减小到0。占栅极电流较大比例部分的电流，和截止过程的第三阶段一样，由电容CGS提供。器件的漏极电流和漏极电压保持不变。
    综合上述结论，可以总结为：在四个阶段（无论是导通还是关断）里，场效应晶体管可在阻抗和阻抗间变换。四个阶段的时间是寄生电容、所需电压变化、栅极驱动电流的函数。这就突出了在高速、高频开关应用设计中器件选择部分和栅极适合工作条件的重要性。
    MOSFET典型的开启延迟时间、关断延迟时间、上升沿时间、下降沿时间会在资料表中列出。不幸的是，这些数据适用于特殊的测试条件而对于有阻抗的负载，不同厂家的产品使得比较变得困难。而且，实际开关应用中呈感性的负载的数据和资料表上给的又是有很大差别。