为了避免不理想返回路径的影响，可以采用差分对走线。为了获得较好的信号完整性，可以选用差分对来对高速信号进行走线，如图1所示，LVDS电平的传输就采用差分传输线的方式。 图1 差分对走线实例 差分信号传输...
当走线出现直角拐角时，在拐角处会产生额外的寄生电容和寄生电感，如图1所示， 这种不连续性会造成反射。 在走线确实需要直角拐角的情况下，可以采取两种改进方法，一种是将90°拐角变成两个45°拐角；另一种...
数字系统对时序要求严格，为了满足信号时序的要求，对PCB上的信号走线长度进行调整已经成为PCB设计工作的一部分。调整走线长度包括两个方面：相对的和的。 所谓相对的就是要求走线长度保持一致，保证信号同步到达...
过孔设计是由孔及孔周围的焊盘区和内层电气隔离区组成，如图1所示。过孔的寄生电感、寄生电容等会影响通过过孔的高速信号，过孔的尺寸和与之相连接的焊盘对过孔的属性具有...
伴随着半导体技术的快速发展，时钟频率越来越高。目前，超过一半的数字系统的时钟频率高于100MHz。另—方面，从半导体芯片封装的发展来看，芯片体积越来越小、集成度越来越高、引脚数越来越多。所以，在当今的电路设...
什么是射频电路？随着频率的升高，相应的电磁波波长变得可与分立电路元件的尺寸相比拟时，电路上的导线、电阻、电容和电感这些元件的电响应开始偏移其理想频率特性。一般将射频定义在30MHz～4GHz频段，比射频高的频...
标准时钟信号波形是梯形的周期数字脉冲，如图1所示，脉冲周期为T；信号上升时间为tr；信号下降时间为tf。假设tr＝tf，高电平维持时间为to，定义数字脉冲宽度为τ＝to＋tr。...
在高速数字电路系统中，传输线上阻抗不匹配会造成信号反射，并出现过冲、下冲和振铃等信号畸变，而当传输线的时延TD大于信号上升时间RT的20％时，反射的影响就不能忽视了，...
在确定PCB的材料、叠层设计、尺寸，以及整体的分区构想以后，就要进行元件布局，具体说来就是将所有元件安置到PCB上的合适位置上。好的元件布局能够加强PCB的电磁兼容性，也是好的布线前提。根据电路的功能单元，对...
分类：PCB技术 时间：2008-10-11 阅读：2319 关键词：高速PCB的元件布局原则PCB｜元件｜布局｜原则
大部分的PCB都包含一些功能子系统或区域，每个功能子系统都由一组器件和它们的支持电路组成。比如，一个典型的主机板可以划分为以下区域：处理器、时钟逻辑、存储器、总线...
6层板是中等复杂度的低成本PCB的常用选择，如图所示为一典型6层PCB的叠层设计，它包含两个信号层、一个电源层和一个地层。 图 6层板叠层设计实例 如果系统中用到多...
在高速电路中推荐使用多层电路板。首先，多层电路板分配内层专门给电源和地，因此 具有如下优点： · 电源非常稳定； · 电路阻抗大幅降低； · 配线长度大幅...
分类：PCB技术 时间：2008-10-11 阅读：2585 关键词：高速PCB又叠层设计尽量使用多层电路板多层电路板
