在手动设置时需注意参考电源(VREF)引脚的设置规则，这一步在自动设置中是由设计工具完成的。在了解了设置规则后，设计流程与自动设置基本相同。设置规则如下。(1)只有在XC2Cl28以上的器件中才提供SSTL2-1、SSTL3-1和...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1494 关键词：CoolRunner-II器件的手动完成方式XC2C128CoolRunner-II／器件
在CooLRunner-II器件中，任何一个输入/输出引脚都可以配置成参考电源(VREF)的输入引脚，这个特性为产品的设计及升级提供了非常便利的条件。参考电源的输入引脚可以通过设计工具自动完成，也可以采用手动方式实现。采...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1234 关键词：CoolRunner-II器件的使用设计工具完成方式CoolRunner-II／设计
处理耒使用的引脚可以选择多种方式，一是不进行任何处理，悬空；二是配置成内部接地；三是Pu11-Up，通过内部电阻弱上拉；四是Bus-Hold，选择总线保持。需要注意的是，如果已经选择了Pull-Up或内部接地方式，Bus-Hold...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1471 关键词：CoolRunner-II器件的处理未使用的引脚方式CoolRunner-II／引脚
CoolRunner-II器件的输出漏极开路（Open Drain）
CoolRunner-II器件的每个输出信号可以被设置成高阻态，以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的，可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。(1)约束文件(UCF)NET<...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1956 关键词：CoolRunner-II器件的输出漏极开路（Open Drain）CoolRunner-II／输出漏极开路(Open Drain)
CoolRunner-II器件的Pullup（上拉）输入/输出
Pullup功能可以在输入/输出脚增加弱的上拉电阻，该功能需要通过属性来控制，其属性设置如下。(1)约束文件(UCF)NET<signalname>PULLUP；例如：NETdata_InPULLUP；NETClockPULLUP；(2
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1810 关键词：CoolRunner-II器件的Pullup（上拉）输入/输出CoolRunner-II／Pullup(上拉)
CoolRunner-II的输入/输出模块不仅具有终端调整(Keeper和Pullup)功能，而且可以支持多种接口标准。这些功能需要通过属性的设置才能被启用，并仅影响指定的输入／输出引脚。通常情况下，CoolRunner-II器件并不启用这...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1779 关键词：CoolRunner-II器件应用输入/输出标准CoolRunner-II／应用输入/输出标准
CoolRunner-II器件中的每个输入/输出脚都具有施密特触发器(SchmittTrigger)的功能，并可提供500mV的磁滞范围。该功能除了能够有效地抑制噪声和用于模拟信号的接收之外，还可用于RC振荡回路，为系统提供灵活和廉价的...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1982 关键词：CoolRunner-II器件使用施密特触发器CoolRunner-II／触发器
在CPLD设计中，并不是所有的输入/输出脚始终都处于工作状态，有些甚至很少使用。而在CoolRunner-II总线应用时，有时并不需要访问总线。在这些情况下，可以利用门控(DataGATE)功能将这些信号输入脚暂时关闭，从而降低...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1605 关键词：CoolRunner-II器件的应用门控功能CoolRunner-II／应用门控功能
CoolRunner-II的频率合成(CoolCLOCK)技术利用分频器模块和双沿触发器实现多种频率的组合输出，并且能够降低器件的功耗。由于时钟分频器模块的时钟输入只能在GCK2输入，因此CoolCLOCK功能也只有一个时钟输入端，并且...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1430 关键词：CoolRunner-II器件的使用频率合成CoolRunner-II／频率
CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：2017 关键词：CoolRunner-II器件的使用时钟分频器XC2C128CoolRunner-II／分频器
Sanyo Denki选择Actel 的Fusion器件用于工业编码器
Actel公司宣布SanyoDenki有限公司已选用Actel的Fusion现场可编程门阵列(FPGA)来执行其全新RA035工业用伺服电机的定位检测装置(编码器)。SanyoDenki选择60万门AFS600ActelFusion器件的原因在于其
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：3864 关键词：Sanyo Denki选择Actel 的Fusion器件用于工业编码器AFS600工业编码器
安捷伦发表SystemVue 2008 电子系统级EDA平台
安捷伦公司(NYSE:A)针对电子系统级(ESL)设计推出一款新的EDA平台SystemVue2008。这款新平台把高性能通信算法和系统架构的物理层设计时间减少了一半，适用于无线和航空/国防应用，比如软件定义无线电(SDR)、卫星通信...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：2924 关键词：安捷伦发表SystemVue 2008 电子系统级EDA平台EDA电子系统
在CoolRunner-II器件中每个宏单元的触发器都具有双沿触发(DET)的功能，这个特性可以进一步提高器件的资源利用率和可靠性，有效地降低器件的功耗。因为寄存器采用双沿触发后可以使器件的时钟信号频率降低一半，从而带...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1719 关键词：CoolRunner-II器件的使用双沿触发寄存器CoolRunner-II／寄存器
对于复杂的逻辑结构，需要通过AIM将多级逻辑组合。如图所示为利用反馈通道构成的二级逻辑传输模型，图中的TF为反馈通道延迟，TLOGI*2～56个乘积项的总延迟。 如图 二级逻辑传输模型
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1382 关键词：CoolRunner-II器件的多逻辑级的传输延迟CoolRunner-II／多逻辑级的传输延迟
这种传输模型比单个乘积项传输模型要复杂一些，需要计算其他乘积项的延迟之和TLOGI2。乘积项可以为2～56（不经过AIM）。如图所示为从A脚到B脚，经过多乘积项后的传输模型。 如图 经过多乘积项后的传输模型
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1287 关键词：CoolRunner-II器件的多乘积项传输延迟CoolRunner-II／多乘积项传输延迟
在ISE 10设计工具中，当对设计进行综合、实现及时序分析后会生成详细的时序报告。其中可提供详细的时序说明，设计者可根据这些时序和分析报告判断器件和设计的性能。本节用一些范例对部分信号的传输延迟进行简述，以...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1397 关键词：CoolRunner-II器件的单个乘积项传输延迟CoolRunner-II／单个乘积项传输延迟
Coo1Runner-Ⅱ器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵AIM从AIM再分配到各个功能模块。在整个过程中都需要附加额外的延迟 真延迟的多少取决于信号传输的路径和模块的种类，对于Coo1Runner-Ⅱ器...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1556 关键词：CoolRunner-II器件的时序模型描述CoolRunner-II／时序模型描述
输入／输出模块(I/O Block)用于实现功能模块与输入/输出引脚之间的连接。与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块结...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：3850 关键词：CoolRunner-II器件的输入/输出模块XC2C128CoolRunner-II
在CoolRunner-II器件中，内部互连矩阵（Advanced Interconnect Matrix，AIM）用于CPLD内部功能模块之间的高速连接，可为每个功能模块提供40个数据输入通道及16个全局控制信号。此外，每个功能模块中的16个宏单元各自...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1835 关键词：CoolRunner-II器件的高级内部互连矩阵
NI隆重发布了可应用于控制、测试及嵌入式系统开发的图形化系统设计平台的最新版本——LabVIEW8.6。得益于LabVIEW软件平台天生并行的图形化编程方式，LabVIEW8.6版本提供了全新工具帮助工程师和科学家们从多核处理器...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：2483 关键词：新款图形化系统设计平台的最新版本—LabVIEW 8.6FLASHFPGALABVIEWCLIP
