XMD(Xilinx Microprocessor Debugger)可以加快软件程序的调试，它可以调试一块实际的硬件板上的程序或在ISS(指令仿真器)上运行的程序｀设计的调试模型如下图所示。 XMD一般不单独运行，而需要与其他工具一起使用(...
分类：EDA/PLD/PLC 时间：2008-09-12 阅读：3670 关键词：XMD软件的调试设计仿真器XMD软件
C语言原本是在英文环境中设计的，主要的字符集是7位的ASCII码，8位的byte（字节）是最常见的字符编码单位。但是国际化软件必须能够表示不同的字符，而这些字符数量庞大，无法使用一个字节编码。C95标准化了两种表示...
分类：EDA/PLD/PLC 时间：2008-09-12 阅读：11284 关键词：什么是C语言中的宽字符与多字节字符C语言
在高级语言中，程序的优化主要应该从数据结构、算法、控制流程等方面入手。各种语言各有它自身的特点，我们只能根据具体的语言来说明代码优化的方法。当然，高级语言太多，不可能把每一种语言都拉进来，主要就谈谈C...
分类：EDA/PLD/PLC 时间：2008-09-12 阅读：1362 关键词：关于C与C++程序的优化问题C++C程序
复杂的C/C++声明并不是好的编程风格；这里仅仅是教你如何去理解这些声明。注意：为了保证能够在同一行上显示代码和相关注释，本文最好在至少1024x768分辨率的显示器上阅读。链表的难点在于必须复制链表处理函数来处...
分类：EDA/PLD/PLC 时间：2008-09-12 阅读：2292 关键词：C/C++中构造通用的对象链表C/C++链表
gcc采用的是AT&T的汇编格式,MS采用Intel的汇编格式.一基本语法语法上主要有以下几个不同.1、寄存器命名原则AT&T:%eaxIntel:eax2、源/目的操作数顺序AT&T:movl%eax,%ebxIntel:
分类：EDA/PLD/PLC 时间：2008-09-12 阅读：2683 关键词：汇编语法AT&T与汇编语法Intel的比较汇编AT&TIntel
EDK工具自带了丰富的IP核，方便用户构建复杂的嵌入式系统。用户也可以通过EDK提供的CIP(Create or Import Penpheral)向导来构建自己的IP核实现特定的一些功能来扩充自己的IP库，并达到IP核复用的目的。 CIP在建立...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：4529 关键词：EDK工具自定义IP核EDKIP核
EDK工具中硬件平台部分的描述包含在MHS(MicroprocessorHardwareSpecification)文件中，这个文件是用高级语言格式描述处器器系统的硬件平台。它是可编辑的文本文件，是用于综合生成HDL网表的输入文件，为后续的布局布...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：1774 关键词：EDK工具中硬件平台EDK硬件
EDK是Xilinx提供的用于构建基于Xilinx FPGA的嵌入式系统设计工具套件，在本章中将系统地介绍该工具的有关些概念，并通过范例来说明其使用方法，以及嵌入式设计的技巧。 基本的嵌入式设计流程如下图所示。 图1 ...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：6161 关键词：EDK简介EDKFPGA嵌入式系统
Xilinx在Xplorer技术的基础上推出了更为强大的SmartXplorer技术，它不仅在提高时序性能和缩短运行时间上比Xplorer做得更好，而且支持将任务分配到不同的机器上并行执行。目前SmartXplorer还只能通过命令行来操作，而...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：4277 关键词：SmartXplorer技术SmartXplorerLinux
如下图所示，创建一个ISE工程。右击(Process)窗口中的(Implement Design)选项，然后选择(Category)—(Xplorer Properties)命令，在弹出的对话框中把(Xplorer Mode)的值改为(Timing Cloure)，并根据自己的情况设置其...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：1760 关键词：在ISE工具中使用XplorerXplorerISE
时序收敛(TimingClosure)指时序的不断逼近，原理是采用多次迭代(循环)的技术。因此时序收敛就是一个不断反复的过程，以确保设计中的每个路径都满足时序要求。Xplorer是Xilinx定义的，嵌入在ISE工具中时序收敛设计流...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：1991 关键词：Xplorer时序收敛技术Xplorer时序
SmafiGuide是ISE中另外一种设计重用技术，它根据户指定的NCD文件来指导新的布局布线过,从而达到以较短的时间实现时序收敛．刈于一些比较敏感的时序路径或布局也会自动地进行调整，以便满足时序要求．该技术适用于后...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：2795 关键词：SmafiGuide技术FPGASmafiGuide布线
中为需要做设计重用或者希望保留上次实现结果的模块设定Partition属性。Partition设定的对象可以是设计中任意层次的任意模块，这些设计可以是HDL代码、EDIF网表，甚至是原理图格式。为设计模块设定了Partition属性以...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：3201 关键词：Partition技术PartitionHDL
摘要：深亚微米ASIC设计趋势衰退的若干主要原因，分析两种替代ASIC的器件FPGA和结构化ASIC的长短处，介绍eASIC公司的新一代45nm结构化ASIC中的技术。阐明了深亚微米时代eASIC结构化ASIC的路越走越宽。深亚微米ASIC设...
分类：EDA/PLD/PLC 时间：2008-09-11 阅读：1692 关键词：论eASIC如何实现ASIC设计趋势eASICASICFPGA
产品简介：黄石科威自控有限公司生产的32点开关型通用可编程控制器具有开关型PLC所有的功能，用户工艺可用梯形图语言编程，编程软件兼容三菱FX2N编程软件。详细介绍：黄石科威自控有限公司生产的32点开关型通用可编...
分类：EDA/PLD/PLC 时间：2008-09-10 阅读：2616 关键词：科威通用PLC EC-16M16RRS485
产品简介：性价比极高的微型PLC,操作灵活/简便,满足中/小规模控制系统要求。详细介绍：1、具有8点输入，8点输出的开关型通用PLC.2、具有梯形图编程接口，可连接计算机或人机界面。3、具有RS485网络接口，可作RS485网...
分类：EDA/PLD/PLC 时间：2008-09-10 阅读：2680 关键词：科威通用 型号EP-08M08RRS485
产品简介：FX1S-30MR-001FX1S-30MT-001是30路I/O小型可编程控制器,是一种数字量输入输出接口的性能比较高的PLC。它是为满足市场对30路以下低价格、高性能PLC的需求设计的，可灵活运用在各种工业自动控制场合。详细介...
分类：EDA/PLD/PLC 时间：2008-09-10 阅读：2548 关键词：三凌推出FX1S-30MT-001PLCFX1S-30MR-001RS485EEPROMFX1S-30MT-001
在执行这些操作前，一定要先保存.NCD和NCF文件。因为任何底层编辑器的操作都会修改这些文件，一旦修改有误，将无法恢复原始设计，造成不必要的损失。 ■移动逻辑资源；在底层编辑器中可以将一个逻辑单元（块）...
分类：EDA/PLD/PLC 时间：2008-09-10 阅读：1826 关键词：使用FPGA底层编辑器二CTRLNAMESELECTPINSDESIGNERRORFPGA
在Place ＆ Route布局布线流程中双击【View／Edit Routed Design（FPGA Editor）】选项，出现图1所示的界面。在布局布线流程中运行底层编辑器与映射（Map）流程中执行的结果是有区别的，其中包含所有布线的详细信息...
分类：EDA/PLD/PLC 时间：2008-09-10 阅读：2528 关键词：使用FPGA底层编辑器ONLYXC3S500ELOGICPINSBLOCKDESIGNFPGA
如图1所示，在【Processes for Source：…】窗口中选择【Implement Design】→【Map】－【 Manually Place＆Route（FPGA Editor）】命令，或在【Place ＆ Route】布局布线流程中执行【View／EditRouted Design（FPGA...
分类：EDA/PLD/PLC 时间：2008-09-10 阅读：1627 关键词：FPGA底层编辑器的用户界面DESIGNFPGA
